밀리초 단위 초고속 초전도 큐빗 보정 및 벤치마킹

초록

**
본 논문은 FPGA에 파형 생성·측정·분석·피드포워드를 모두 통합해 밀리초 수준의 보정·벤치마킹을 구현한다. 3점 샘플링 기반의 분석적 감쇠 추정(ADE), 온‑FPGA 넬더‑미드와 골든‑섹션 탐색 최적화, 그리고 클리포드 랜덤화 벤치마크를 포함한 다양한 프리미티브를 제시한다. 실험에서는 T₁을 10 ms, 읽기 최적화를 100 ms, 펄스 진폭 보정을 1 ms, 랜덤화 벤치마크를 107 ms에 수행했으며, 6시간 연속 재보정으로 74 000회 이상의 보정을 수행해 초기 보정보다 일관된 낮은 게이트 오류를 유지했다.

**

상세 분석

**
이 연구는 초전도 트랜스몬 큐빗의 파라미터가 서브초 수준으로 급격히 변동한다는 최신 실험 결과에 착안해, 기존의 CPU‑오프로드 방식이 갖는 수십 밀리초 수준의 통신 지연을 근본적으로 제거하고자 한다. 핵심은 모든 제어·측정·데이터 처리 과정을 FPGA 내부에 구현함으로써 ‘시간‑대‑결정(time‑to‑decision)’을 최소화한 점이다. 이를 위해 저자들은 세 가지 주요 기술을 개발했다. 첫째, Analytic Decay Estimation(ADE)이라는 3점 샘플링 방식으로 지수 감쇠(예: T₁, T₂)와 사인형 응답을 폐쇄형 식으로 바로 계산한다. 이 방법은 피팅이나 반복 최적화 없이도 SPAM‑독립적인 파라미터 추정을 가능하게 하며, 메모리 사용량이 극히 적어 FPGA에 적합하다. 둘째, 다변량 최적화를 위해 FPGA‑내에서 Nelder‑Mead 알고리즘을 구현하고, 1차원 탐색을 위해 골든‑섹션 서치를 적용했다. 이를 통해 읽기 펄스의 주파수·진폭 최적화, 스펙트로스코피 피크 찾기, 펄스 진폭 보정 등을 수십 밀리초 안에 수렴시킬 수 있었다. 셋째, 클리포드 랜덤화 벤치마크(CRB)에서도 ADE를 이용해 세 개의 시퀀스 길이만으로 감쇠율을 추정함으로써 전체 벤치마크 시간을 107 ms로 단축했다. 실험 결과는 특히 6시간 연속 재보정 루프에서 74 000회 이상의 보정을 수행했을 때, 게이트 오류가 초기 보정 대비 지속적으로 낮게 유지됨을 보여준다. 이는 재보정이 게이트 오류와 환경 드리프트 사이의 상관관계를 억제하고, 코히런스에 기반한 성능을 보존한다는 통계적 분석과도 일치한다. 또한 저자들은 샘플링 포인트 수와 결정 시간 사이의 트레이드오프를 정량화해, 특정 파라미터(예: T₁, 펄스 진폭)의 불확실성을 최소화하면서도 실시간 보정이 가능한 최적의 샘플링 전략을 제시한다. 전체적으로 이 논문은 초전도 양자 컴퓨팅 시스템에서 실시간 피드백 제어를 구현하기 위한 하드웨어‑소프트웨어 공동 설계 원칙을 명확히 제시하고, 밀리초 수준의 보정 루프가 실제 장비에 적용 가능함을 실증한다.

**