CERN ATLAS ITk MOPS 읽기 시스템 비교 분석: 생산 및 개발 환경 검증 방법론

초록

본 논문은 ATLAS ITk DCS의 핵심인 MOPS‑Hub와 그 초기 버전인 MOPS‑Hub Mock‑up(Raspberry Pi 기반)의 성능을 정량적으로 비교하기 위한 전용 테스트베드와 검증 절차를 제시한다. CAN 및 UART 인터페이스의 지연, 지터, 데이터 손실을 측정하고, 베이스라인, 전 크레이트 부하, CIC 채널 격리 등 세 가지 시나리오에 대한 합격 기준을 정의한다.

상세 분석

이 연구는 HL‑LHC 시대에 요구되는 초고속, 저지연, 방사선 내구성을 갖춘 DCS를 구현하기 위해, 두 가지 상이한 하드웨어 아키텍처의 통신 성능을 동일 조건에서 비교할 필요성을 강조한다. 첫 번째 아키텍처인 MOPS‑Hub Mock‑up은 비용과 개발 속도 면에서 장점이 있지만, Linux 기반 Raspberry Pi의 비결정적 스케줄링과 USB‑CAN 어댑터 사용으로 인해 서브밀리초 수준의 지연과 변동(jitter)이 발생한다는 한계가 있다. 반면, 최종 생산형 MOPS‑Hub는 FPGA와 전용 고속 e‑Link를 이용해 결정론적 처리와 높은 채널 밀도를 제공한다. 논문은 이러한 차이를 정량화하기 위해 STM32F767ZIT6 기반 “Readout Hub” 테스트베드를 설계했으며, 여기서는 모든 타임스탬프를 단일 고정밀 클럭으로 동기화한다. CAN‑Bus는 1.2 V, 125 kbit/s 물리층을 사용하고, MCP2515와 같은 외부 CAN 컨트롤러를 SPI로 연결해 병렬 수신이 가능하도록 함으로써 라인당 최대 4 kB/s의 데이터 흐름을 정확히 캡처한다. 테스트베드는 CAN 신호를 비침투적으로 탭하고, UART 디버그 포트와 동시 측정함으로써 “CAN 메시지 발생 시점(t1)”과 “컨트롤러가 UART로 출력한 시점(t2)” 사이의 실제 지연 Δt를 마이크로초 단위로 기록한다.

세 가지 평가 시나리오는 (1) 베이스라인 성능 테스트: 4 CIC(8 채널) 구성을 10 Hz 메시지 레이트로 운영해 7 ms 이하의 왕복 지연을 목표로 한다. (2) 전 크레이트 스트레스 테스트: 8 CIC(16 채널) 전부를 동시에 구동해 최대 125 kbit/s·채널당 부하를 가하고, 지연이 15 ms를 초과하거나 패킷 손실률이 0.1 %를 넘지 않아야 한다. (3) CIC 기능 및 격리 테스트: 각 CIC의 A/B 채널을 독립적으로 활성화·비활성화하여 전기적 격리와 교차 간섭을 검증한다. 측정 불확실성은 타이머 해상도(±0.5 µs), 클럭 드리프트(±10 ppm), 그리고 신호 탭에 의한 부하 증가(<1 %)를 고려해 총합 1 % 이내로 제한한다.

결과적으로, 테스트베드 설계는 기존 PC‑USB 기반 측정의 비결정성을 제거하고, 하드웨어 수준에서 동일 클럭을 공유함으로써 두 시스템 간의 지연 차이를 0.2 ms 이하로 정밀하게 구분할 수 있다. 이는 FPGA 기반 MH가 실시간 제어와 안전 보호에 필요한 엄격한 타임라인을 만족함을 사전 검증하는 데 결정적인 근거가 된다. 또한, CIC 격리 테스트는 전압 레벨 시프터와 차폐 설계가 충분히 효과적임을 확인시켜, 대량 생산 전 단계에서 QC 절차에 바로 적용 가능하도록 한다.