계층형 서브코드 앙상블 디코딩으로 극대화된 폴라 코드 BP 성능

초록

본 논문은 폴라 코드에 대한 믿음 전파(BP) 디코딩의 구조적 약점을 극복하기 위해, 선형 커버링 속성을 유지하면서 서브코드 수를 계층적으로 확장하는 HSCED(계층형 서브코드 앙상블 디코딩) 프레임워크를 제안한다. PCM을 RREF 형태로 변환한 뒤, 각 레벨에서 3개의 새로운 패리티 행을 추가해 트리 구조의 서브코드 집합을 구성한다. 시뮬레이션 결과, 동일한 지연 제한 하에서 기존 BP 및 기존 서브코드 앙상블 디코딩보다 블록 오류율이 크게 개선됨을 확인하였다.

상세 분석

HSCED는 기존 서브코드 앙상블 디코딩(SCED)의 핵심인 ‘선형 커버링(Linear Covering, LC) 속성’을 유지하면서, 서브코드의 수를 지수적으로 늘릴 수 있는 계층적 구조를 도입한다. 먼저 원본 PCM을 행 사다리꼴(RREF) 형태로 변환함으로써, 각 행이 독립적인 패리티 제약을 명확히 드러내는 기반을 만든다. 이 기반 위에서 깊이 d의 노드마다 세 개의 새로운 행 벡터 h₁, h₂, h₃(=h₁+h₂)를 추가해 자식 PCM을 생성한다. 이렇게 하면 부모 노드의 서브코드는 깊이 d+1에서 각각 3개의 자식 서브코드로 분할되며, 각 경로는 d개의 추가 제약을 누적한다. 중요한 점은 각 레벨에서 h₃를 h₁+h₂로 정의함으로써, 전체 집합이 여전히 LC 속성을 만족한다는 것이다. 즉, 모든 자식 서브코드들의 합집합이 원본 코드 공간 C를 완전히 커버한다. 이 구조는 트리 형태로 구현될 수 있어 병렬 하드웨어에서 각 레벨을 동시에 디코딩하거나, 지연 제한에 따라 깊이를 선택적으로 제한할 수 있다.

폴라 코드에 BP를 적용하면, 밀집된 PCM으로 인해 4‑cycle 및 작은 스톱셋(stopping set)이 빈번히 발생해 수렴이 방해된다. HSCED는 새로운 패리티 행을 삽입함으로써 그래프에 추가적인 체크 노드를 도입하고, 기존 스톱셋을 깨뜨리는 효과를 만든다. 물론 추가 행이 짧은 사이클을 만들 위험도 있지만, 계층적 설계는 이러한 사이클을 제한된 깊이에서만 발생하도록 제어한다. 결과적으로, 주요 스톱셋이 사라져 BP의 오류 바닥이 크게 낮아진다.

시뮬레이션에서는 N=1024, K=512인 폴라 코드를 대상으로, 동일한 최대 반복 횟수와 디코딩 지연(전체 서브코드 병렬 실행 시간) 하에서 HSCED가 표준 BP 대비 약 1.5 dB, 기존 SCED 대비 0.7 dB 정도의 BLER 개선을 보였다. 또한, 깊이 d를 늘릴수록 성능이 점진적으로 향상되지만, 복잡도는 3^d 만큼 증가하므로 실시간 URLLC 환경에서는 d=2~3 정도가 실용적이다. 논문은 이러한 복잡도‑성능 트레이드오프를 정량적으로 제시하고, 하드웨어 구현 시 메모리 요구량이 기존 SCED 대비 2배 이하로 유지될 수 있음을 강조한다. 전체적으로 HSCED는 선형 커버링을 보장하면서 서브코드 수를 체계적으로 확장하는 방법을 제공해, 고신뢰·저지연 통신에 적합한 폴라 코드 디코딩 솔루션으로 평가된다.