제어 흐름 그래프를 위한 시리즈 패러럴 루프 분해와 최적 컴파일러 최적화

초록

이 논문은 구조화된 프로그램의 제어 흐름 그래프(CFG)를 정확히 표현하는 새로운 문법 기반 분해 기법, 즉 시리즈‑패러럴‑루프(SPL) 분해를 제안한다. SPL 분해는 기존의 트리폭·패스폭 모델보다 CFG의 구조적 제약을 완벽히 포착하며, 동적 프로그래밍과 호환된다. 이를 바탕으로 레지스터 할당과 Lifetime‑Optimal Speculative Partial Redundancy Elimination(LOSPRE) 문제에 대한 알고리즘을 설계하고, 실험을 통해 기존 트리폭 기반 방법보다 현저히 빠른 성능을 입증한다.

상세 분석

논문은 먼저 기존 연구에서 CFG가 트리폭 ≤ 7(또는 6)이라는 상한을 가짐을 재확인하고, 이 상한이 실제 CFG의 구조적 제약을 완전히 반영하지 못한다는 점을 지적한다. 트리폭은 그래프를 트리 형태의 ‘가방(bag)’들로 분해해 동적 프로그래밍을 가능하게 하지만, 트리폭 ≤ 7인 그래프 중에는 CFG로는 구현될 수 없는 완전 그래프 K₆와 같은 구조가 존재한다. 이러한 과잉 일반화는 알고리즘 설계 시 불필요한 복잡성을 초래한다.

이에 저자들은 프로그램 언어의 문법과 직접 대응되는 그래프 문법을 정의한다. 기본 연산은 시리즈 결합, 패러럴 결합, 그리고 루프(반복) 구조이며, 각각은 CFG의 순차 실행, 조건 분기, 그리고 반복문을 모델링한다. 이 문법을 이용해 모든 구조화된 프로그램(예: if‑else, while, break/continue 포함)의 CFG를 정확히 생성할 수 있음을 증명한다. 분해 과정은 CFG를 작은 기본 블록(시작·종료 노드)으로 재귀적으로 분해하고, 각 단계에서 생성된 ‘시리즈‑패러럴‑루프 트리’를 동적 프로그래밍의 테이블 구조로 활용한다.

핵심적인 기술적 기여는 다음과 같다. 첫째, SPL 트리는 트리폭 기반 분해보다 더 얇은 구조를 가지며, 각 노드가 최대 3개의 자식(시리즈, 패러럴, 루프)만을 갖는다. 따라서 DP 상태 공간이 크게 축소된다. 둘째, 이 트리는 기존의 ‘가방’ 개념과 호환되어, 트리폭 기반 알고리즘을 그대로 이식하거나 개선할 수 있다. 셋째, 레지스터 할당 문제에 대해, SPL 트리를 이용한 DP는 레지스터 수 k에 대한 복잡도를 O(n·2^k)에서 실제 상수인 2^k를 크게 감소시켜, k가 16까지도 실시간 수준으로 해결 가능하게 만든다. 넷째, LOSPRE에 대해서는 루프와 패러럴 구조를 명시적으로 다루어, 기존 트리폭 기반 방법 대비 평균 5배 이상의 실행 시간 감소를 달성한다.

실험에서는 실제 컴파일러 벤치마크(LLVM, SPEC)와 다양한 난이도의 인공 CFG를 사용했으며, 특히 레지스터가 16개인 x86 아키텍처에 대해 기존 최적화 기법이 8개 레지스터까지만 적용 가능했던 반면, 제안 방법은 20개까지 정확한 spill‑free 할당을 제공한다. 이는 실제 시스템에서 힙 오버헤드와 코드 크기 감소로 이어진다.

마지막으로, 논문은 SPL 분해가 CFG 외에도 프로그램 의존 그래프(PDG), 일반화된 포인팅 그래프(GPG) 등에도 확장 가능함을 언급하며, 향후 정형 검증, 자동 병렬화, 메모리 모델 분석 등에 적용될 잠재력을 제시한다.