기판 전압으로 제어하는 시간 비선형성, FeFET 기반 Reservoir Computing 혁신

초록

본 논문은 FeFET의 게이트와 기판 두 단자를 입력으로 활용해 전압‑지연 방식을 도입함으로써, ferroelectric 편극의 시간적 비선형성을 크게 강화한 물리적 Reservoir Computing 시스템을 제시한다. 기판 전압이 전계 분포와 편극 전이를 비대칭적으로 조절함을 실험적으로 확인하고, 지연된 기판 입력이 단순 동시 입력보다 단기 기억과 비선형 연산 능력을 현저히 향상시킴을 NARMA‑10, STM, XOR 과제에서 입증한다.

상세 분석

FeFET는 게이트 전압에 의해 ferroelectric 층의 전계가 직접 제어되어 편극 전이가 일어나며, 이는 자연적인 단기 메모리와 비선형성을 제공한다. 기존 연구에서는 게이트 입력만을 이용해 전압 펄스를 가하고, 드레인·소스 전류를 가상 노드로 활용했지만, 이 경우 전계 분포가 단일 차원(게이트‑채널)으로 제한돼 내부 상태 다양성이 부족했다. 본 연구는 기판 전압을 추가 입력으로 도입함으로써, 기판‑바이어스 효과가 채널 전위와 전계 분포를 동시에 변조한다는 점을 이용한다. 실험적으로는 기판 전압이 –5 V일 때 부정적인 게이트 펄스에 대한 편극 전이가 크게 억제되는 것을 관찰했으며, 이는 MOS 밴드 다이어그램 분석을 통해 전자·정공 축적·소멸 메커니즘이 달라짐을 설명한다. 특히, 부정적인 기판 전압이 Si 기판의 밴드 에너지 레벨을 상승시켜 정공 축적층을 소멸시키고, 전계가 ferroelectric 층에 충분히 전달되지 못하게 함으로써 편극 스위칭을 억제한다. 이러한 비선형적인 전계‑전압 관계는 단순한 선형 중첩이 아니며, 기판 전압이 편극 동역학에 독립적인 자유도를 제공한다는 점이 핵심이다.

시간 비선형성을 강화하기 위해 연구팀은 기판 입력을 게이트 입력보다 τ_sub 만큼 지연시켰다. 지연된 기판 펄스는 현재 입력과 과거 입력을 비선형적으로 혼합해, 내부 상태 벡터 x(n)의 차원을 효과적으로 확장한다. 200개의 가상 노드(드레인·소스 전류 100 ns 샘플링 × 2)로 구성된 reservoir는 ridge regression을 통해 출력 가중치를 학습한다. STM(단기 기억)과 temporal XOR(비선형·기억 복합) 과제에서 τ_sub = 1~3 단계일 때 계산 용량 C_MC와 C_XOR이 최대치에 도달했으며, τ_sub이 더 커지면 오히려 성능이 감소한다는 최적 지연 현상이 확인되었다. 이는 과도한 지연이 입력 신호의 상관성을 약화시켜 내부 상태의 유용한 정보를 감소시키기 때문이다.

또한, 전류 파형 분석을 통해 지연된 기판 입력이 과거 입력(예: n‑2 단계)의 영향을 현재 전류 파형에 명확히 남겨, 가상 노드 간의 상호작용을 강화함을 확인했다. 이는 물리적 reservoir가 입력 히스토리를 보다 풍부하게 인코딩하도록 만든다. 결과적으로, 기판 전압을 이용한 두 입력 포트와 지연 메커니즘은 FeFET 기반 reservoir의 비선형성 및 메모리 용량을 동시에 향상시켜, 기존 단일‑게이트 구조보다 에너지 효율적이며 집적도가 높은 시계열 처리 플랫폼을 구현한다.