에이전트 기반 EDA의 새벽: 자동화된 디지털 칩 설계 설문

초록

본 논문은 반도체 설계 생산성 격차를 해소하기 위해 L3 수준의 “Agentic EDA”를 정의하고, 인지 스택(Perception‑Cognition‑Action) 기반의 체계적 프레임워크를 제시한다. 프론트엔드에서는 일회성 RTL 생성에서 이중 루프 기반 구문·의미 수리까지, 백엔드에서는 알고리즘 중심 솔버와 코드·라티스 공간을 탐색하는 에이전트 오케스트레이터의 이분법을 분석한다. 또한 신뢰성 격차를 메우기 위한 Sim‑to‑Silicon 벤치마크와 형식적 근거 마련을 강조한다.

상세 분석

이 논문은 기존 L2 단계의 “AI for EDA”가 특정 포인트 최적화에 머물렀던 한계를 명확히 짚고, 전·후단계 전체를 자동화하는 L3 “Agentic EDA” 개념을 체계화한다. 가장 큰 공헌은 인지 스택(Cognitive Stack)이라는 삼층 구조를 도입해, (1) Perception 단계에서 멀티모달 데이터(넷리스트 그래프, HDL 텍스트, 레이아웃 이미지)를 통합 임베딩으로 변환하고, (2) Cognition 단계에서 신경‑심볼릭 플래너가 물리적 제약과 설계 목표를 동시에 고려한 계획을 수립하며, (3) Action 단계에서 LLM이 생성한 스크립트를 검증 가능한 EDA 툴 체인에 안전하게 전달한다는 점이다. 특히, 확률적 LLM이 “주사위로 수술한다”는 비판에 대해, 에이전트는 후보 스크립트를 생성하고, 물리 엔진(타이밍, DRC, SPICE)에서 검증·피드백을 받아 반복 학습하는 ‘Probabilistic Search + Deterministic Verification’ 패러다임을 제시한다.

프론트엔드 분석에서는 기존 “one‑shot RTL generation”이 높은 구문 오류와 타이밍 위반을 초래한다는 문제를 지적하고, 이중 루프(구문‑의미 수리) 메커니즘을 통해 오류 로그를 즉시 파싱하고, RAG( Retrieval‑Augmented Generation) 기반의 메모리 시스템에 저장해 장기 일관성을 유지한다. 백엔드에서는 전통적인 알고리즘 중심 솔버(예: SAT/SMT 기반 배치, RL 기반 AlphaChip)와 코드 라티스 공간을 탐색하는 에이전트‑오케스트레이터(예: ORFS‑Agent, ChatEDA)의 차이를 명확히 구분한다. 후자는 툴 체인의 API를 직접 호출해 실행 가능한 Tcl/Python 스크립트를 생성하고, 실행 결과를 실시간으로 검증해 피드백 루프를 닫는다.

또한, 데이터 부족 문제를 해결하기 위해 합성 데이터 생성(예: CraftRTL, Synthetic RTL)과 도메인‑특화 파인튜닝(SFT, RLHF) 전략을 제시한다. 신뢰성 격차를 메우기 위한 Sim‑to‑Silicon 벤치마크 제안은 현재 연구가 실리콘 수준의 검증을 아직 달성하지 못한 점을 지적하고, 형식적 검증과 물리‑시뮬레이션을 결합한 평가 프레임워크 구축을 촉구한다.

전체적으로, 논문은 “Agentic EDA”를 단순한 챗봇 수준을 넘어, 제약 기반 최적화 문제에 대한 신경‑심볼릭 접근법으로 재정의하고, 이를 구현하기 위한 인프라(멀티모달 인코더, 플래너, 실행기)와 연구 로드맵을 제시한다. 이는 향후 반도체 설계 자동화가 인간 설계자의 의도와 물리적 제약을 동시에 만족시키는 진정한 자율 시스템으로 진화할 수 있음을 시사한다.