광학 스파이킹 마이크로링 신경망 코어

초록

세 개의 동일 마이크로링으로 구성된 SCISSOR 구조가 광학 비선형성 및 내부 피드백을 이용해 아날로그, 스파이킹, 바이스토어블 동작을 구현한다. 이를 단일 비선형 노드로 시간‑다중화된 reservoir computing에 적용해 Iris 데이터셋은 오류 없이, Sonar 데이터셋은 97 % 이상의 정확도를 달성하였다. 디지털 방식에서는 스파이킹이 자연스럽게 희소한 상태를 만들며, 최소 한 번의 스파이크만으로도 분류가 가능하다. 최적 동작점은 동적 복잡도와 출력 파워가 급격히 변하는 경계부에 위치한다.

상세 분석

본 논문은 실리콘 포토닉스 플랫폼에서 구현 가능한 최소 규모의 비선형 신경망 코어를 제안한다. SCISSOR( Side‑Coupled Integrated Spaced Sequence of Resonators) 구조는 반경 7 µm인 세 개의 마이크로링을 두 개의 버스 웨이브가이드에 대칭적으로 180 nm 간격으로 결합시킨 형태이며, 링 간 중심 거리 65.973 µm는 내부 간섭을 강화하도록 설계되었다. 이 구조는 1558.615 nm 부근에서 세 링의 공명 파장이 겹쳐 광학 피드백을 형성하고, 두광자 흡수(TPA)를 통해 자유 전자와 열이 생성되어 자유‑캐리어 분산(FCD)과 열광학 효과(TOE)를 각각 수십 나노초와 수백 나노초의 시간 상수로 유도한다.

광 입력 파워와 파장 디터닝(Δλ)을 조절하면 시스템은 네 가지 주요 동작 모드를 보인다. (1) 낮은 파워·큰 디터닝에서는 전압이 일정한 정적 상태(ρ≈0)로, 비선형 변환이 거의 없으며 전력 소비가 최소이다. (2) 파워를 높이고 디터닝을 감소시키면 단일 마이크로링이 자체 펄스(self‑pulsation)를 나타내며, 스파이크‑대‑정지 비율이 크게 증가한다. (3) 두 개의 링이 연쇄적으로 펄싱하면 스파이크가 순차적으로 전파되고, 평균 출력 파워에 뚜렷한 불연속이 나타난다. (4) 세 링 모두가 동기화된 펄싱을 보이면 복잡한 주기 또는 혼돈 동역학이 발생하고, 위상공간 밀도 ρ가 최대치에 도달한다. 특히 ρ가 급격히 변하는 경계(‘coupling‑edge’)에서는 출력 파워도 급변하며, 이는 시스템이 ‘edge‑of‑chaos’ 상태에 있음을 의미한다.

이러한 동적 특성을 reservoir computing에 활용하기 위해, 저자들은 입력 데이터를 150개의 마스크 노드로 확장하고, 각 마스크 신호를 MZM을 통해 광 진폭으로 변조한다. 변조된 광은 SCISSOR에 주입되어 내부 비선형 응답을 거친 뒤 드롭 포트에서 검출된다. 아날로그 방식에서는 드롭 전압을 직접 샘플링해 150개의 연속 가상 뉴런 상태를 얻고, 선형 회귀를 통해 출력 가중치를 학습한다. 디지털 방식에서는 사전 정의된 임계값(th)을 적용해 스파이크(1)와 비스파이크(0)로 양자화한다. 스파이킹 동역학이 자연스럽게 희소성을 제공하므로, 단일 스파이크만으로도 충분히 구분 가능한 특징을 생성한다.

실험 결과는 두 가지 데이터셋에서 일관되게 나타난다. Iris 데이터셋(3‑class, 150 샘플)에서는 아날로그와 디지털 모두 100 % 정확도를 달성했으며, 이는 SCISSOR가 충분히 풍부한 비선형 변환을 제공함을 증명한다. Sonar 데이터셋(2‑class, 208 샘플)에서는 파워 4 mW 이하의 저전력 영역에서도 97 % 이상의 정확도를 기록했는데, 이는 특히 스파이킹·열 바이스토어블 현상이 저전력에서도 강력한 비선형성을 유지한다는 점을 시사한다. 최적 운영점은 Δλ≈20 pm, 파워≈10 mW 근처의 ‘high‑ρ’ 영역과, Δλ≈−100 pm, 파워≈4 mW 근처의 ‘low‑ρ but spiking’ 영역 두 곳에서 발견되었다.

이 연구는 (1) 최소 3개의 마이크로링으로 복합 비선형 동역학을 구현할 수 있음을, (2) 동적 복잡도와 출력 파워의 급격한 전이가 계산 성능을 최적화하는 자연스러운 ‘작동 경계’를 제공함을, (3) 스파이킹 기반 디지털 reservoir가 희소성을 통해 전력·연산 효율을 크게 개선할 수 있음을 보여준다. 향후 대규모 배열로 확장할 경우, 각 코어를 독립적으로 혹은 상호 연결된 형태로 배치해 온‑칩 학습 및 적응 제어에 활용할 수 있을 것으로 기대된다.