QASMTrans: 초고속 양자 회로 컴파일러와 펄스 레벨 최적화 통합 프레임워크

초록

QASMTrans는 C++ 기반 경량 컴파일러로, OpenQASM 회로를 수십 마이크로초 수준으로 변환하고, QICK와 직접 연동해 펄스 스케줄을 생성한다. 100배 이상의 컴파일 속도 향상과 함께, 디바이스 캘리브레이션을 활용한 노이즈 적응 매핑, 임계 경로 기반 게이트 집합(AGS) 설계, 그리고 하나의 QPU에서 다중 회로를 동시에 실행할 수 있는 파티셔닝 기능을 제공한다. 실험 결과 IBM, Rigetti, IonQ, Quantinuum 등 다양한 플랫폼에서 Qiskit 대비 컴파일 시간은 크게 단축되면서도 동일 수준의 회로 품질과 12%까지 향상된 최종 상태 충실도를 달성하였다.

상세 분석

QASMTrans는 양자 컴파일 파이프라인을 네 개의 핵심 모듈로 나눈다. 첫 번째 IO 모듈은 OpenQASM 2.0 파서를 통해 텍스트를 내부 IR로 변환하고, 백엔드 디바이스의 토폴로지와 캘리브레이션 데이터를 JSON 형식으로 로드한다. 두 번째 Configuration 모듈은 3‑qubit 게이트를 1‑ 및 2‑qubit 기본 게이트로 분해하고, 디바이스별 coupling graph를 기반으로 DAG를 생성한다. 세 번째 Optimization 모듈에서는 기존의 게이트 분해·라우팅·매핑 외에 두 가지 혁신적인 전략을 적용한다. 첫째, 임계 경로 상에 자주 등장하는 게이트 시퀀스를 탐지해 Application‑tailored Gate Set(AGS)을 정의하고, 미리 정의된 강인한 펄스 앙상블을 이용해 해당 시퀀스를 하나의 맞춤형 펄스 스케줄로 합성한다. 이는 SWAP 삽입을 최소화하고 전체 실행 지연을 크게 감소시킨다. 둘째, 디바이스 캘리브레이션 정보를 실시간으로 참조해 노이즈‑어댑티브 매핑을 수행한다. 높은 T1/T2, 낮은 게이트 오류율을 보이는 물리 큐빗에 우선 배치하고, 필요 시 동적 재배치를 통해 임계 경로 길이를 최적화한다. 네 번째 Transpiler 코어는 위 최적화 결과를 바탕으로 최종 QASM과 펄스 스케줄을 생성하고, QICK API를 통해 FPGA/CPU와 직접 연결한다. 이 과정은 외부 라이브러리에 의존하지 않으며, C++ 표준만으로 구현돼 임베디드 ARM 보드부터 HPC 클러스터까지 이식성이 뛰어나다. 성능 평가에서는 4‑127 큐빗, 10‑500k 게이트 규모의 벤치마크를 1‑2초 내에 처리했으며, Qiskit O3 대비 평균 30‑100배 빠른 컴파일 타임을 기록했다. 펄스‑레벨 시뮬레이션(QuTiP 기반)에서는 동일 회로에 대해 최대 12% 향상된 최종 상태 충실도를 확인했으며, 실제 디바이스 실험에서도 <1% 수준의 품질 차이만 보였다. 또한, 캘리브레이션‑aware 파티셔닝을 통해 하나의 QPU에서 다중 회로를 동시에 실행하거나 샷을 병렬화함으로써 전체 처리량을 크게 높였다. 이러한 설계는 ADAPT‑VQE, ADAPT‑QAOA와 같은 실시간 파라미터 업데이트가 필요한 알고리즘에 적합하며, JIT 환경에서의 동적 회로 생성·컴파일 요구를 충족한다.