COFFEE HZO 기반 FeFET 비휘발성 메모리 탄소 모델링 및 최적화 프레임워크

초록

본 논문은 HZO(하프늄‑지르코늄‑산화물) 기반 FeFET 비휘발성 메모리(eNVM)의 전 과정 탄소 발자국을 정량화하는 프레임워크 COFFEE를 제안한다. 실제 반도체 팹에서 수집한 제조 레시피와 전력 데이터를 활용해 제조 단계(embodied carbon)를 모델링하고, NVMExplorer 기반 설계 탐색으로 사용 단계(operational carbon)를 평가한다. 2 MB 용량 기준으로 FeFET는 면적당 탄소가 CMOS 대비 최대 11 % 증가하지만, 메가바이트당 탄소는 SRAM 대비 약 4.3배 낮다. 엣지 AI 가속기에 적용한 사례에서는 SRAM을 FeFET로 교체했을 때 제조 탄소가 42.3 % 감소하고, 추론당 운영 탄소가 최대 70 % 절감되는 효과를 보였다.

상세 분석

COFFEE 프레임워크는 탄소 발자국을 “embodied carbon”(제조 단계)과 “operational carbon”(사용 단계)으로 구분하고, 각각을 정량화하기 위해 두 가지 핵심 모델을 결합한다. 제조 단계에서는 기존 CMOS 베이스라인을 iMec 기반 A CT 모델로 평가하고, HZO‑FeFET 전용 공정 단계는 실제 팹에서 측정한 ALD(원자층증착) 장비 전력과 공정 시간을 이용해 EP_A(제조 에너지)와 GP_A(가스 배출량)를 계산한다. 특히, FeFET 전용 ferroelectric 층과 인터페이스 Al₂O₃ 층을 면적 가중치(AE) 방식으로 전체 메모리 면적에 적용함으로써, 비휘발성 메모리 셀만이 추가 에너지를 소비한다는 현실을 반영한다. 이 과정에서 MP_A(재료 배출)와 Y(수율)는 CMOS와 동일하게 가정하여, 추가 공정이 에너지와 가스 배출에 미치는 영향을 명확히 분리한다.

운영 단계에서는 NVMExplorer와 NVSim을 활용해 메모리 배열의 읽기·쓰기 지연, 에너지, 면적 등을 설계 공간 탐색한다. 설계자는 목표 지연, 전력, 에너지‑지연 곱 등 제약을 설정하고, 최적의 FeFET 구성(셀 크기, 배열 구조, 전압 등)을 도출한다. 이렇게 얻은 런타임 에너지와 사용 시간(T)을 통해 OCF(운영 탄소)를 CI(전력 탄소 강도)와 곱해 계산한다.

핵심 인사이트는 다음과 같다. 첫째, FeFET는 셀당 면적이 작아 고밀도 구현이 가능하므로, 메가바이트당 탄소는 SRAM 대비 4배 이상 절감된다. 둘째, 추가 ALD 공정이 전체 면적에 비해 작은 비중을 차지하기 때문에, 면적당 탄소 오버헤드는 최대 11 %에 머무른다. 셋째, FeFET의 낮은 누설 전력과 낮은 쓰기 전압 덕분에 운영 단계 에너지가 크게 감소해, 특히 배터리 구동 엣지 디바이스에서 전체 탄소 절감 효과가 두드러진다. 마지막으로, 내구성(엔드루런스) 제한을 모델에 포함시켜, 예상 수명(L_T) 대비 사용 시간 비율이 높을수록 운영 탄소 비중이 감소한다는 점을 강조한다.

이러한 분석은 탄소 효율성을 설계 초기 단계부터 고려하도록 돕고, HZO‑FeFET가 고밀도, 저전력 메모리 요구가 있는 AI 가속기, IoT 디바이스 등에 적합한 지속 가능한 대안임을 입증한다.