ATLAS MDT TDC 시뮬레이션: Run 3와 HL‑LHC 대비 AMT‑3 성능 평가

초록

2022년 ATLAS MDT 원시 데이터를 이용해 예상 히트 레이트를 재현하고, ModelSim 기반 AMT‑3 칩 모델로 Run 3(최대 5.01×10³⁴ cm⁻² s⁻¹)와 HL‑LHC(최대 7.44×10³⁴ cm⁻² s⁻¹) 조건을 시뮬레이션하였다. 100 kHz L1 트리거와 5 % 복합 dead‑time 하에서 가장 히트가 많은 BIL3C05 챔버의 손실률은 5 % 이하이며, 트리거리스 모드에서도 버퍼 오버플로 없이 동작 가능함을 확인했다. 일부 FE 전자기기가 교체되지 않을 경우를 대비해 다양한 AMT‑3 설정을 제안한다.

상세 분석

본 논문은 ATLAS MDT(모니터드 드리프트 튜브) 시스템의 핵심 전자부품인 AMT‑3(Time‑to‑Digital Converter) 칩이 Run 3와 향후 HL‑LHC 고광도 환경에서 요구되는 데이터 처리량을 감당할 수 있는지를 정량적으로 검증한다. 2022년 수집된 원시 MDT 데이터에서 각 챔버별 히트 타임스탬프와 트리거 정보를 추출하고, 이를 다양한 광도(Luminosity Block) 구간별로 정규화·병합하여 시뮬레이션 입력 파일을 생성하였다. 히트 레이트는 BIL3C05(핫챔버)에서 5.01×10³⁴ cm⁻² s⁻¹일 때 약 220 kHz, EM1A05에서는 135 kHz에 달한다.

시뮬레이션은 ModelSim을 이용한 Verilog HDL 구현체를 그대로 사용했으며, AMT‑3의 24채널 ASD‑ASD‑TDC 구조, 40 MHz LHC 클럭, 80 MHz PLL 기반 타이밍, 250 ps 평균 시간 해상도 등을 그대로 재현한다. 트리거 모드에서는 1300 ns 시간 윈도우와 100 kHz L1A 입력을 Poisson 분포로 생성하고, 복합 dead‑time을 두 가지 모델(고정 4 BC(100 ns) 단순 dead‑time, 그리고 leaky‑bucket 기반 복합 dead‑time)로 적용하였다. 복합 dead‑time 파라미터 S/R 비율을 0.1 %부터 10 %까지 변화시켜 버퍼 점유율과 히트 손실을 정밀 측정하였다. 결과는 복합 dead‑time 비율이 증가할수록 L1 트리거 버스트(7 L1A가 351 BC 내에 몰리는 현상)가 빈번해져 AMT‑3 내부 FIFO(320 워드)와 L1 버퍼(256 워드)의 포화 위험이 커짐을 보여준다. 그러나 현재 설정(버킷 2: 7/351)에서는 가장 높은 광도에서도 버퍼 오버플로가 발생하지 않았으며, 히트 손실률은 5 % 이하로 유지된다.

HL‑LHC 시나리오에서는 트리거리스 모드로 전환하여 복합 dead‑time을 제거하고, 모든 히트를 직접 FIFO에 적재한다. 이 경우 버퍼 요구사항이 크게 감소하고, 단일 엣지 측정(single‑edge) 모드를 활용하면 데이터 양을 절반으로 줄일 수 있다. 시뮬레이션 결과, 7.44×10³⁴ cm⁻² s⁻¹까지도 히트 손실이 3 % 미만이며, 특히 저광도 챔버(BOL3A13)에서는 35 kHz 수준의 히트 레이트에서도 충분히 여유가 있음을 확인했다.

논문은 또한 FE 전자기기 교체가 제한적인 경우를 대비해 AMT‑3 설정을 세 가지 제안한다. 첫째, FIFO 깊이를 320 워드에서 160 워드로 축소하고, 단일 엣지 모드로 전환해 데이터 전송 대역폭을 절감한다. 둘째, 복합 dead‑time 파라미터 S/R을 1 % 수준으로 완화해 트리거 버스트 압력을 낮춘다. 셋째, 채널당 평균 히트 레이트가 100 kHz 이하인 챔버에 대해서는 L1 트리거 윈도우를 800 ns로 축소해 전체 시스템 지연을 감소시킨다. 이러한 설정은 기존 하드웨어를 유지하면서도 HL‑LHC 요구조건을 만족시킬 수 있는 실용적 방안으로 제시된다.

전반적으로, AMT‑3 칩은 현재 설계대로 Run 3에서의 5 % dead‑time, 100 kHz L1 트리거 조건을 충분히 견디며, 트리거리스 모드와 적절한 파라미터 조정으로 HL‑LHC 고광도 환경에서도 안정적인 동작이 가능함을 실증하였다.