LLM 기반 PCB 회로 설계 자동화 제약 가이드 스키매틱 생성

초록

본 논문은 대규모 언어 모델(LLM)을 활용해 PCB 스키매틱을 자동으로 생성하고, 실제 IC 데이터시트에서 추출한 지식 그래프와 서브그래프 동형 검증을 통해 핀 배치·전기 규칙·토폴로지 제약을 강제하는 프레임워크인 PCBSchemaGen을 제안한다. 훈련 없이 프롬프트와 체인‑오브‑쓰레드 기법으로 SKiDL 파이썬 코드를 생성하고, 다단계 검증 루프를 통해 오류를 피드백함으로써 23개의 디지털·아날로그·전원 회로 과제에서 설계 정확도와 계산 효율성을 크게 향상시켰다.

상세 분석

PCBSchemaGen은 기존 PCB 설계 자동화 연구가 디지털 혹은 아날로그 회로에 국한된 점을 넘어, 실제 제품에 사용되는 복합 신호(디지털·아날로그·전원)와 IC 패키지·핀 제약을 동시에 고려한다는 점에서 혁신적이다. 핵심 아이디어는 세 가지 축으로 정리할 수 있다. 첫째, LLM을 “제안 생성기”로 활용해 SKiDL 형태의 파이썬 코드를 직접 출력한다. 여기서 프롬프트 설계는 도메인‑특화 예시, 체인‑오브‑쓰레드(Chain‑of‑Thought) 사고 흐름, 인‑컨텍스트 러닝(In‑Context Learning) 예시 제공을 결합해 LLM이 회로 연결 논리를 단계별로 추론하도록 유도한다. 둘째, IC 데이터시트에서 추출한 36가지 핀 역할과 전기·토폴로지 제약을 구조화한 지식 그래프(KG)를 구축한다. KG는 컴포넌트 유형(C), 핀 역할(R), 속성(A), 제약(Φ), 격리 경계(I)로 구성된 튜플이며, 각 IC의 핵심 정보를 평균 300 토큰 정도로 압축해 LLM의 컨텍스트 제한을 극복한다. 셋째, 서브그래프 동형(Subgraph Isomorphism) 기반 검증 파이프라인을 도입해 생성된 SKiDL 코드가 KG에 정의된 제약을 만족하는지 단계별로 검사한다. 검증 단계는 파이썬 문법·ERC(전기 규칙 검사) → 서브그래프 토폴로지 매칭 → 내부·외부 연결성 검증 순으로 진행되며, 위반 사항은 인간이 읽을 수 있는 오류 메시지 형태로 LLM에 반환된다. 이렇게 피드백된 오류를 바탕으로 LLM이 코드를 반복 수정하는 “Iterative Feedback Loop”가 설계 성공률을 크게 높인다.

실험에서는 23개의 베엔마크 회로(디지털 로직, 아날로그 전압 레귤레이터, 전원 관리 회로 등)를 선정하고, 각 회로에 대해 실제 IC(예: TPS54302 Buck Regulator)와 그 핀 제약을 적용했다. 평가 지표는 설계 정확도(정확히 연결된 핀·전기 규칙 충족 여부)와 실행 시간(코드 생성·검증 전체 소요)이다. 결과는 기존 단일 패스 LLM 생성 방식 대비 설계 정확도가 평균 38% 상승하고, 검증 포함 전체 파이프라인이 2배 이상 빠르게 수행됨을 보여준다. 또한, KG 기반 검증이 “핀이 누락”·“잘못된 전압 레벨 연결” 같은 실질적인 하드웨어 오류를 효과적으로 포착함을 확인했다.

한편, 제한점도 명시한다. 현재 검증은 구조·제약 중심이며, 전력 소모·노이즈·열 특성 같은 회로 레벨 시뮬레이션은 포함되지 않는다. 또한, KG 구축 과정이 데이터시트 파싱 자동화에 의존하지만, 복잡한 비표준 데이터시트에서는 수동 보정이 필요할 수 있다. 향후 연구에서는 SPICE 기반 전기 시뮬레이션을 연계한 하이브리드 검증, 그리고 KG 자동 업데이트 메커니즘을 탐색할 계획이다.

요약하면, PCBSchemaGen은 “훈련‑프리 + 제약‑가이드” 전략을 통해 LLM이 실제 하드웨어 설계 규칙을 준수하도록 만들었으며, PCB 스키매틱 자동화 분야에 실용적인 베엔마크와 오픈소스 구현을 제공함으로써 향후 연구와 산업 적용의 토대를 마련한다.