실리콘 스핀 큐비트로 구현한 무게‑4 패리티 검사와 5‑큐비트 GHZ 생성

초록

저자들은 실리콘 양자점 배열에 전자 스핀 셔틀링 버스를 도입해 5개의 스핀 큐비트를 원격으로 초기화·제어하고, 이동 가능한 보조 큐비트를 이용해 X·Z 무게‑4 패리티 검사를 구현했다. 이를 통해 5‑큐비트 GHZ 상태를 생성·검증함으로써, 스핀 셔틀링 기반 희소 배열이 표면 코드와 같은 양자 오류 정정에 적합함을 입증하였다.

상세 분석

본 논문은 실리콘/SiGe 이성동위원소 순수층에 형성된 5개의 양자점(큐비트)과 그 사이를 연결하는 15개의 게이트로 구성된 ‘셔틀링 버스’를 이용한 새로운 양자 프로세서 아키텍처를 제시한다. 핵심 아이디어는 이동 가능한 보조 큐비트(A1)를 셔틀링 버스를 통해 네 개의 데이터 큐비트(D1‑D4)와 순차적으로 인접시켜, 각각에 대해 두 큐비트 교환(J)와 전기‑자기 스핀 공명(EDSR) 기반 단일 큐비트 회전을 수행하는 것이다.

특히 저자들은 전하 센서가 버스 스톱(BP1‑BP4)까지 도달하지 못하는 제약을 극복하기 위해 ‘원격 튜닝’ 프로토콜을 고안했다. 보조 큐비트를 초전도 상태로 준비한 뒤 버스 스톱으로 셔틀링하고, 그곳에서 일정 시간 대기한 뒤 다시 읽기 구역으로 되돌려 온 스핀의 위상 변화를 측정함으로써, 전하 전이 다이어그램과 가상 게이트 매트릭스를 추정한다. 이 방식은 전하 센서에 의존하지 않고도 각 버스 스톱의 전기적 균형(vε, vU)을 정확히 파악할 수 있게 하며, 게이트 가상화(virtualization)를 통해 셔틀링 중 불필요한 전자 전이를 억제한다.

두 큐비트 교환 상호작용은 버스 스톱 장벽 게이트를 변조함으로써 10 MHz 수준까지 조정 가능했으며, 이는 공명 제어 회전(CROT)과 adiabatic CZ 게이트 모두에 충분한 강도이다. 교환 튜닝을 각 버스 스톱에 대해 독립적으로 수행한 결과, 셔틀링 과정에서 스핀 손실이 거의 없으며, 동적 디코히런스가 100 µs 수준으로 유지돼 중간 회로 측정(mid‑circuit measurement)까지도 가능함을 확인했다.

이러한 제어 기반 위에 저자들은 X‑type과 Z‑type 무게‑4 패리티 검사를 구현했다. 보조 큐비트를 순차적으로 네 데이터 큐비트와 상호작용시켜, 각각의 데이터 큐비트에 대한 얽힘을 생성하고, 최종적으로 5‑큐비트 GHZ 상태를 만들었다. GHZ 상태의 진정한 얽힘은 양자 상태 토모그래피와 다중‑측정(QND) 프로토콜을 통해 검증되었으며, 이는 게이트 정의 반도체 스핀 시스템에서 보고된 가장 큰 GHZ 상태이다.

아키텍처적 관점에서, 이 연구는 희소 배열이 제공하는 장점—잔여 교환 억제, 낮은 크로스토크, 유연한 읽기 메커니즘—을 실험적으로 입증한다. 또한 셔틀링 버스와 버스 스톱을 조합한 연결 그래프가 표면 코드의 4‑큐비트 스테빌라이저 플라quette와 동일한 토폴로지를 제공함을 보여, 향후 확장 가능한 양자 오류 정정(예: 다중 플라quette, 2‑D 배열) 구현에 대한 실질적인 로드맵을 제시한다.