라벨드 페트리넷을 활용한 토큰 트레일 영역 기반 합성 기법

초록

본 논문은 상태 기반·언어 기반 영역 이론의 한계를 극복하고, 라벨이 붙은 페트리넷 집합을 입력 사양으로 삼아 토큰 트레일 영역을 정의함으로써 모든 입력 네트를 시뮬레이션할 수 있는 페트리넷을 자동으로 합성하는 새로운 메타 영역 이론을 제시한다.

상세 분석

이 연구는 기존 영역 이론이 크게 두 갈래, 즉 전역 상태를 이용한 상태 기반 영역과 이벤트 순서를 이용한 언어 기반 영역으로 나뉘는 점을 출발점으로 삼는다. 상태 기반 접근은 충돌(conflict)과 상태 병합을 자연스럽게 표현하지만, 동시성(concurrency)을 명시적으로 다루지 못하고 상태 폭발(state explosion) 문제에 직면한다. 반면 언어 기반 접근은 부분 순서(partial order)나 전체 순서를 통해 동시성을 잘 포착하지만, 충돌을 표현하려면 모든 가능한 실행 경로를 일일이 나열해야 하므로 입력 크기가 급격히 증가한다. 이러한 트레이드오프는 실제 프로세스 마이닝이나 모델링 상황에서 사양을 어떻게 표현하느냐에 따라 합성 결과의 품질과 비용이 크게 달라지는 원인이 된다.

논문은 이러한 두 접근법을 통합 메타 영역 이론으로 확장한다. 핵심 아이디어는 라벨드 페트리넷(Labelled Petri Nets) 을 사양 언어로 채택하는 것이다. 라벨드 페트리넷은 각 전이(transition)에 라벨을 붙이고, 필요에 따라 라벨을 분할(label splitting)함으로써 동일한 행동을 여러 번 나타낼 수 있게 한다. 이렇게 하면 충돌, 동시성, 그리고 로컬 상태 병합을 하나의 그래프 구조 안에 자연스럽게 기술할 수 있다.

새로운 영역 정의는 기존 토큰 트레일(token trail) 의미론을 기반으로 한다. 토큰 트레일은 특정 전이 시퀀스가 실행될 때 토큰이 이동하는 경로를 다중집합 형태로 기록한다. 저자들은 토큰 트레일을 이용해 지역(region) 을 정의하고, 각 라벨드 페트리넷에 대해 최소한의 지역 집합을 구한다. 이때 지역은 “모든 입력 네트의 도달 가능한 상태를 선형 매핑(linear mapping)으로 변환할 수 있는” 조건을 만족해야 하며, 이는 시뮬레이션(simulation) 관계를 의미한다. 즉, 합성된 결과 페트리넷은 각 입력 네트의 상태와 전이(step)를 그대로 재현할 수 있지만, 역방향(입력 네트가 결과를 시뮬레이션) 요구는 하지 않는다.

알고리즘적으로는 각 라벨드 페트리넷에서 추출한 토큰 트레일을 정수 선형 계획법(Integer Linear Programming, ILP) 형태로 변환한다. ILP 변수는 잠재적인 장소(place)와 전이 간의 아크 가중치이며, 제약식은 (1) 토큰 보존, (2) 라벨 일관성, (3) 시뮬레이션 매핑의 선형성 등을 포함한다. 최적화 목표는 보통 플레이스 수 최소화 혹은 아크 가중치 합 최소화 로 설정되어, 결과 모델이 가능한 한 간결하도록 만든다.

실험에서는 워크플로우 예시를 통해 네 가지 라벨드 페트리넷(상태 그래프, 마크드 그래프, 복합 라벨드 네트, 라벨 분할 네트)을 결합한 사양을 제시하고, 제안된 도구가 기존 상태 기반·언어 기반 접근보다 적은 사양 크기로 동일한 합성 결과(그림 1의 페트리넷)를 도출함을 보였다. 특히 순수 상태 기반 사양에서는 짧은 루프(short loop) 장소를 식별하지 못했지만, 라벨드 네트와 혼합 사양에서는 이를 성공적으로 복원했다. 또한, 순수 언어 기반 사양을 사용할 경우 계산 시간이 크게 증가함을 확인했다.

이 논문의 주요 기여는 다음과 같다.

1. 메타 영역 이론 제시: 상태 기반과 언어 기반을 모두 포괄하는 일반화된 영역 정의.
2. 라벨드 페트리넷을 사양 언어로 채택함으로써 충돌·동시성·병합을 동시에 표현 가능하게 함.
3. 토큰 트레일 기반의 ILP 합성 절차를 설계하여 실용적인 도구 구현을 가능하게 함.
4. 다양한 입력 형태(상태 그래프, 마크드 그래프, 라벨드 네트)를 혼합해도 일관된 시뮬레이션 보장을 제공함.

향후 연구 방향으로는 (i) 확장된 토큰 트레일 의미론을 이용한 억제기(inhibitor) 네트, (ii) 비선형 목표 함수(예: 구조적 복잡도 최소화) 적용, (iii) 대규모 로그 기반 사양에 대한 스케일링 기법 개발 등이 제시된다.