고속 마법 상태 준비를 위한 고차원 전이 게이트 병렬 측정

초록

이 논문은 양자 저밀도 패리티 검증(qLDPC) 코드에서 고차원(특히 1‑form) 전이 클리포드 게이트를 동시에 측정함으로써, 상수 시간 내에 다수의 마법 상태를 fault‑tolerantly 생성하는 새로운 코드 서저리 기법을 제안한다. 측정 과정은 “gauging” 절차로 구현되며, 시간 오버헤드는 상수, 물리 큐비트 오버헤드는 선형이다.

상세 분석

본 연구는 기존의 0‑form 전이 게이트(예: CCZ, T)와 달리, 코드의 체인 복합체에서 h‑form 대칭을 이용한 고차원 전이 게이트를 정의한다. 특히 1‑form 클리포드 게이트는 코히몰로지(또는 호몰로지) 그룹의 1‑사이클에 대응하며, 각 사이클에 X, CZ, √‑iX S 등 같은 온‑사이트 연산을 할당한다. 이러한 연산은 서로 교환 가능하고, 각 연산이 작용하는 위치는 qLDPC 코드의 희소성 조건을 만족하도록 설계된다. 논문은 “gauging”이라는 측정 프로토콜을 제시하는데, 이는 h‑form 대칭을 실제 물리 연산으로 변환하는 과정이다. 알고리즘 1은 (i) 보조 큐비트를 h‑form 하이퍼엣에 초기화하고, (ii) 각 정점에 해당하는 연산 A_v=U_v · ∏X_e를 측정해 로지컬 결과 σ_i를 얻으며, (iii) 하이퍼엣에 Z 측정을 수행해 연산 y를 복원하고, (iv) 최종적으로 U(y) 연산을 적용해 원래 상태를 변환한다. 이 절차는 모든 측정이 병렬로 진행되므로 깊이가 상수이며, 보조 큐비트 수는 코드의 하이퍼엣 수에 비례해 선형적으로 증가한다. 오류 전파 분석에서는 기본 qLDPC 코드의 거리와 h‑form 게이트의 거리(즉, 코히몰로지/호몰로지 그룹의 최소 가중치)가 모두 다항적으로 성장함을 가정한다. 따라서 상수 크기의 오류는 지역적으로 정정 가능하고, 전체 프로세스는 기존 코드 서저리와 동일한 fault‑tolerance 수준을 유지한다. 특히 1‑form CZ 게이트를 측정하면 X‑기반 초기화 상태에서 다수의 CCZ 마법 상태를, 1‑form √‑iX S 게이트를 측정하면 T 마법 상태를 동시에 얻을 수 있다. 이는 전통적인 마법 상태 증류나 개별 전이 게이트 측정에 비해 공간·시간 효율이 크게 향상된다. 또한, 논문은 0‑form 비클리포드 게이트가 없어도 1‑form 클리포드 게이트만으로 충분히 마법 상태를 생성할 수 있음을 보이며, 이는 고차원 전이 대칭을 갖는 새로운 qLDPC 코드 설계의 동기를 제공한다.