편향 소거 캐비티 큐비트의 하드웨어 효율적 오류 검출

초록

단일 3D 마이크로파 캐비티에 진공 상태와 두 광자 포크 상태(|0⟩, |2⟩)를 이용해 편향 소거(qubit) 를 구현하였다. |1⟩ 상태로의 손실이 주된 소거 원인으로 작용해 소거 편향 비율이 265배에 달한다. 트랜스몬 보조 원자를 이용해 중간 회로에서 소거를 실시간 검출하고, 사후 선택을 통해 논리적 이완·디포징 시간을 각각 6.2 ms, 3.1 ms로 연장했다. 논리 게이트 오류는 0.29 % 수준이며, 누출 오류의 99.3 %를 소거로 전환한다.

상세 분석

본 연구는 기존의 듀얼 레일 방식보다 하드웨어 오버헤드를 크게 줄인 편향 소거(qubit) 구현에 성공하였다. 0N 코드의 특수 경우인 02 코드를 선택함으로써 논리 기저 |0_L⟩=|0⟩와 |1_L⟩=|2⟩를 정의하고, 단일 광자 손실이 |2⟩→|1⟩ 전이로 이어지는 확률을 크게 만들었다. 실험에 사용된 3D 코액시얼 스텁 캐비티는 T1 = 0.47 ms, T2R = 0.74 ms, 열점유율 n_th ≈ 0.7 %를 보이며, 광자 손실이 지배적인 오류 채널임을 확인하였다. 트랜스몬 ancilla와의 분산 결합을 통해 photon‑number parity 측정을 수행하고, mod(n,2)와 mod(n,4) 두 단계의 QND 검사를 연속 적용해 0~3번 포크 상태를 구분한다. 이 과정에서 논리 할당 오류는 0.97 % 수준으로 억제되었으며, 중간 회로 소거 검출의 false‑positive는 0.22 %, false‑negative는 0.69 %에 불과해 99.3 % 이상의 누출을 소거로 전환한다.

소거 검출 자체가 디포징을 유발한다는 점을 정량화하기 위해, 일정 시간 동안 검출 횟수 M을 증가시켜 논리 X 연산의 위상 코히어런스를 측정하였다. 초기에는 소거 제거 효과로 코히어런스가 상승하지만, 이후 검출당 0.26 %의 디포징이 누적되어 선형적으로 감소한다는 결과가 도출되었다. 이는 실시간 소거 검출이 논리 연산에 미치는 부작용을 정량적으로 파악한 중요한 데이터이다.

아이들링 동안의 논리 이완 및 디포징을 평가하기 위해, |1_L⟩ 상태를 초기화하고 일정 간격(τ = 11.9 µs)으로 소거 검출을 반복 삽입하였다. 생존 확률을 통해 소거 비율 γ_erasure ≈ (0.2 ms)⁻¹을 얻었으며, 논리 이완률은 γ_int ≈ (6.2 ms)⁻¹, 디포징률은 γ_φ ≈ (3.1 ms)⁻¹로 측정되었다. 이는 소거 비율 대비 각각 31배, 15배 더 작은 논리 오류율을 의미하며, 강력한 오류 계층 구조를 확인한다.

게이트 성능 평가는 인터리브드 랜덤베치(RB)와 소거 검출을 병행함으로써 수행되었으며, 잔여 논리 게이트 오류는 2.9 × 10⁻³(0.29 %)로, 소거 확률 대비 약 16배 낮은 수준이다. 이러한 결과는 편향 소거 큐비트가 외부 수준의 XZZX 서피스 코드와 결합될 때, 기존 erasure‑code 대비 훨씬 완화된 오류 임계값을 제공할 수 있음을 시사한다.

전체적으로, 단일 캐비티와 트랜스몬 ancilla만으로 구현된 02 편향 소거 큐비트는 하드웨어 효율성, 높은 소거 편향 비율, 낮은 논리 오류율을 동시에 만족한다. 이는 향후 다중 레벨 오류 정정 체계, 특히 XZZX와 같은 비대칭 코드와의 연계에 매우 유리한 플랫폼으로 평가된다.