크립톤 스퍼터링으로 구현한 저온 탄탈럼 초전도막의 고성능 양자소자 적용

초록

크립톤(Kr) 가스를 이용한 스퍼터링은 실리콘 기판 위에 200 °C 이하의 낮은 온도에서도 체심입방(BCC) α‑Ta 상을 형성한다. Kr‑증착막은 전자 전도도가 크게 향상되어 클린 리밋 초전도 특성을 보이며, Ta/Si 계면의 혼합층이 얇아 마이크로파 손실이 최소화된다. 250 °C‑350 °C에서 제작한 CPW 공진기는 저전력 Q≈4 × 10⁶, 고전력 Q≈2.5 × 10⁷을 달성하고, 20 µm 간격 트랜스몬은 평균 Q≈1.4 × 10⁷을 기록한다. 이는 기존 Ar‑증착이나 Nb‑시드 방식보다 우수한 성능이며, BEOL 공정 호환성을 제공한다.

상세 분석

본 연구는 초전도 양자 회로에 필수적인 고품질 α‑Ta 박막을 BEOL(Back‑End‑Of‑Line) 공정 온도 제한인 400 °C 이하에서 구현하기 위해 스퍼터링 가스를 아르곤(Ar)에서 크립톤(Kr)으로 전환한 접근법을 제시한다. Kr‑증착은 입자 충돌 횟수를 증가시켜 에너지 전달을 완화하고, Ta 원자들의 표면 확산을 촉진함으로써 낮은 온도에서도 BCC 구조가 안정화된다. 실험 결과, Kr‑가스를 사용하면 최소 200 °C에서 α‑Ta가 형성되며, Ar‑가스는 350 °C 이상이 필요한다는 점에서 공정 윈도우가 크게 확대된다.

전기 전도성 측면에서 Kr‑증착막은 잔류 저항비(RRR)가 2배 이상 높아 5 K에서 평균 자유 전자 평균 자유행로(ℓ)와 Ginzburg‑Landau 코히런스 길이(ξ_GL) 사이에 ℓ ≫ ξ_GL 관계가 성립, 즉 클린 리밋 초전도 영역에 근접함을 확인한다. 이는 SIMS 분석에서 Ar‑증착막에 비해 Kr‑증착막에 불순물(Ar) 함량이 현저히 낮은 것과 일치한다.

구조적 분석(AFM, EBSD, STEM)은 온도에 따라 결정립 형태가 ‘셀’형에서 ‘플라워’형으로 전이하고, 고온(≥600 °C)에서는 고각 경계가 감소하며 표면 거칠기가 개선되는 것을 보여준다. 특히, Ta/Si 계면에 형성되는 비정질 혼합층의 두께가 저온(250 °C)에서는 1–2 nm 수준에 머무는 반면, 고온에서는 5 nm 이상으로 성장하고, EELS 결과는 이 층이 Si‑Ta 결합을 포함한 실리사이드임을 시사한다. 계면 혼합층이 얇을수록 전기장 집중도가 낮아 마이크로파 손실이 감소한다는 점이 공진기 Q값 향상과 직접 연관된다.

마이크로파 성능 평가에서는 3 µm 간격 CPW 공진기를 제작해 단일 광자 전력에서 Q_i≈4 × 10⁶, 10⁵ 광자 전력에서 Q_i≈2.5 × 10⁷을 기록하였다. 이는 기존 Nb‑시드 Ta 박막이나 고온 Ar‑증착막보다 우수하며, BOE(Buffered Oxide Etch) 처리 후에도 손실이 크게 증가하지 않는다. 반면, 600 °C 고온 Ar‑증착막은 BOE 처리 시 고전력 손실이 급증하고, 일관성 없는 Q값을 보인다.

트랜스몬 소자에서는 20 µm 간격 커패시터 패드를 사용해 깊이 500 nm 트렌치를 형성했으며, 이러한 설계는 표면 참여 비율을 감소시켜 고Q를 유지한다. 최종적으로 제작된 트랜스몬은 평균 에너지 손실 1/Q≈7 × 10⁻⁸(즉, Q≈1.4 × 10⁷)을 달성했으며, 이는 현재 보고된 최고 수준의 Ta 기반 초전도 소자와 동등하거나 우수한 결과이다.

요약하면, Kr‑스퍼터링은 저온 BEOL 호환성을 유지하면서 α‑Ta 박막의 결정성, 전도성, 계면 청정성을 동시에 개선한다. 이는 대량 생산이 가능한 반도체 파운드리에서 초전도 양자 회로를 구현하는 데 핵심적인 공정 혁신으로 평가될 수 있다.