아날로그 레이아웃 자동화를 위한 대규모 데이터셋 OSIRIS

초록

OSIRIS는 아날로그 회로의 레이아웃 설계 공간을 체계적으로 탐색해 DRC‑클린· LVS‑검증된 87 100개의 레이아웃과 메트릭을 자동 생성하는 파이프라인이다. 트랜지스터 ‘핑거’ 변형과 자유로운 컴포넌트 이동(halo)이라는 두 가지 자유도를 활용해 물리‑패러시틱 효과를 반영하고, 강화학습(RL) 기반 베이스라인으로 포스트‑레이아웃 성능 피드백을 순환 학습한다. 데이터와 코드가 공개돼 아날로그 EDA 연구에 필요한 대규모 고품질 데이터셋을 제공한다.

상세 분석

OSIRIS는 기존 아날로그 백엔드 자동화가 “단일 패스”에 머물러 설계 공간 탐색이 제한된 점을 근본적으로 바꾸려는 시도다. 첫 번째 자유도인 ‘핑거 퍼뮤테이션’은 트랜지스터 게이트를 여러 개의 병렬 핑거로 분할해 레이아웃 면적, 기생 커패시턴스, 매칭 특성을 동시에 조절한다. 이는 물리 설계 단계에서 흔히 수작업으로 수행되는 미세 조정 작업을 자동화하고, 동일 회로 토폴로지 내에서 수십~수백 가지의 구조적 변형을 생성한다. 두 번째 자유도인 ‘halo’를 이용한 컴포넌트 위치 변동은 배치‑라우팅 단계에서 공간적 상호작용을 정량화한다. halo 내부에서 자유롭게 이동하면서 설계자는 배치 대칭성, 전원·그라운드 배치, 전파 지연 등을 고려한 최적 배치를 탐색할 수 있다.

파이프라인은 (1) 입력 netlist 템플릿과 매칭 트랜지스터 쌍(Ps)을 받아 모든 유효한 핑거 조합을 열거하고, (2) 각 조합에 대해 베이스라인 P&R(PLACE‑AND‑ROUTE) 흐름을 실행해 DRC‑클린 GDS와 QoS 리포트를 생성한다. 이후 ‘랜덤 탐색’ 단계에서 halo 내 무작위 이동을 적용해 N개의 변형을 추가로 만든다. 이렇게 M×N개의 레이아웃이 자동으로 검증·시뮬레이션되어 전압 이득, 대역폭, 전력소모, 면적 등 다양한 메트릭이 기록된다.

OSIRIS가 제공하는 87 100개의 레이아웃은 현재 공개된 아날로그 백엔드 데이터셋 중 가장 규모가 크며, 각 레이아웃에 대한 SPICE 시뮬레이션 결과와 DRC/LVS 검증 로그가 함께 제공된다. 이는 GNN, VAE, RL 등 다양한 머신러닝 모델이 레이아웃‑성능 매핑을 학습하거나, 포스트‑레이아웃 피드백을 활용한 순환 최적화에 바로 활용될 수 있음을 의미한다.

논문에서는 강화학습 기반 베이스라인을 제시한다. 에이전트는 현재 레이아웃 상태(핑거 구성, 컴포넌트 좌표)를 관찰하고, ‘핑거 추가/제거’ 혹은 ‘컴포넌트 이동’ 액션을 선택한다. 보상은 포스트‑레이아웃 시뮬레이션에서 얻은 목표 메트릭(예: 면적 최소화 + 성능 목표 달성)으로 정의된다. 실험 결과, RL 에이전트는 무작위 탐색 대비 평균 12 % 이상의 면적 절감과 8 % 이상의 성능 향상을 달성했으며, 기존 상용 툴(ALIGN, MAGICAL) 대비 레이아웃 품질이 경쟁력 있음을 보였다.

강점으로는 (1) 설계 자유도를 명확히 정의해 데이터 생성 과정을 체계화, (2) 물리‑패러시틱 정보를 포함한 완전한 포스트‑레이아웃 메트릭 제공, (3) 오픈소스 코드와 대규모 데이터셋 공개로 재현성 및 확장성 확보가 있다. 반면 제한점은 현재 핑거와 halo 두 자유도에만 초점을 맞추어, 전자기적 파라미터(예: 금속 레이어 스택, 온‑칩 전원망)나 고급 레이아웃 규칙(예: 매칭 네트워크, 대칭 배치)까지는 다루지 않는다. 또한 베이스라인 RL 구현이 비교적 단순한 보상 설계와 탐색 전략에 의존해, 복잡한 멀티‑오브젝트(전력·노이즈·면적) 최적화에는 추가 연구가 필요하다.

향후 연구 방향으로는 (1) 핑거 외에 금속 레이어, via 구조, 전력망 설계 등 추가적인 물리 변수를 통합해 설계 공간을 확대, (2) 멀티‑에이전트 협업 RL이나 메타러닝을 도입해 빠른 수렴과 일반화 능력 강화, (3) 생성형 모델(GPT‑4‑like)과 결합해 자연어 사양에서 직접 레이아웃을 생성하는 파이프라인 구축, (4) 다양한 공정 노드(PDK)와 설계 규칙을 지원하도록 파이프라인을 모듈화하는 것이 제안된다.

요약하면 OSIRIS는 아날로그 레이아웃 자동화에 필요한 대규모 고품질 데이터와 실험 가능한 베이스라인을 제공함으로써, 학계·산업 모두에서 ML‑EDA 연구를 가속화할 수 있는 중요한 인프라로 자리매김한다.