두 큐비트 양자 회로의 고성능 정확 합성

초록

**
본 논문은 Clifford+T 게이트 집합 위에서 두 큐비트 양자 회로의 T‑gate 수를 정확히 최소화하는 새로운 합성 프레임워크를 제시한다. 제한된 탐색 공간을 전부 조사하고, 대수적 정규형을 이용해 중복을 제거하며, 최적 구현을 저장한 조회 테이블(LUT)을 구축한다. 미팅‑인‑더‑미들 전략과 문제 특화 연산을 결합해 기존 정확 합성 방법보다 실용적인 성능 향상을 달성한다.

**

상세 분석

**
이 연구는 두 큐비트 Clifford+T 회로의 정확 합성을 다루면서, 특히 T‑gate(비‑Clifford 연산)의 개수를 비용 함수로 삼아 전역 최적성을 보장한다. 핵심 아이디어는 (1) 탐색 공간을 “T‑gate 수 k 이하”라는 명확한 경계로 제한하고, (2) 모든 회로를 SO(6) 실수 직교군에 매핑함으로써 복소수 연산의 오버헤드를 제거한다는 점이다. SO(6)와 SU(4) 사이의 2:1 동형 사상 Φ를 이용하면, 두 큐비트 유니터리를 6×6 실수 행렬로 표현할 수 있어 곱셈·비교 연산이 크게 가속된다.

또한 저자들은 회로 동등성을 “전역 위상과 Clifford 좌·우 곱셈에 대해 동일한 경우”로 정의하고, 이를 바탕으로 등가 클래스별 대표 회로만을 저장한다. 이를 위해 G라는 새로운 생성 집합을 도입했는데, G는 T⊗I를 다양한 Clifford 변환으로 재배열한 형태이며, 모든 Clifford+T 회로를 생성한다는 증명을 제공한다. 이러한 생성 집합을 이용하면, 탐색 단계에서 불필요한 경로를 사전에 차단할 수 있는 “프루닝 규칙”을 수학적으로 정당화한다.

알고리즘은 크게 두 단계로 구성된다. 첫 번째 단계는 BFS 형태의 외부 루프에서 T‑gate 수가 증가함에 따라 모든 가능한 회로를 생성하고, 각 회로를 정규형(정규화된 SO(6) 행렬)으로 변환한다. 두 번째 단계는 미팅‑인‑더‑미들(MITM) 기법을 적용해 두 개의 부분 회로를 중간 상태에서 매칭시켜 전체 회로를 구성한다. 이때 중간 상태는 동일한 등가 클래스에 속하는지 여부만 검사하면 되므로, 검색 복잡도가 크게 감소한다.

실제 구현에서는 고성능 백엔드로 SIMD 및 멀티스레딩을 활용한 전용 커널을 작성했으며, 정수형 링 Z