단거리 광 인터커넥트를 위한 저지연 저복잡도 MLSE

초록

본 논문은 고속·저지연·저복잡도 요구를 만족하는 단거리 광 인터커넥트를 위해, 연산 간소화와 상태 축소를 결합한 간소화 MLSE(최대우도 시퀀스 추정) 방식을 제안한다. 병렬 슬라이딩 블록 구조를 이용해 지연을 선형에서 로그 규모로 감소시키고, 곱셈 연산을 지수형에서 선형형으로 줄인다. 112 Gb/s PAM‑4 신호를 2 km SSMF에 전송한 실험에서, 간소화 MLSE는 FFE 전용 대비 BER를 크게 개선하면서, 기존 1‑step MLSE 대비 지연을 34→7 단위로, 가변 곱셈기를 512→33개로 감소시켰다.

상세 분석

이 연구는 광 데이터센터 인터커넥트에서 흔히 사용되는 IM/DD 방식의 대역폭 제한에 따른 ISI(Inter‑Symbol Interference) 문제를 MLSE를 통해 해결하고자 한다. 기존 Viterbi 기반 MLSE는 높은 복잡도와 직렬적인 Add‑Compare‑Select(ACS) 연산으로 인한 지연이 큰 단점이었다. 논문은 두 가지 축소 전략을 제시한다. 첫 번째는 연산 간소화로, BM(Branch Metric) 계산에서 공통 항을 추출해 변수 곱셈기를 최소화하고, 비트 시프트를 활용해 상수 곱셈을 대체한다. 이를 통해 첫 레이어에서 필요한 가변 곱셈 수를 N+1개(여기서 N은 슬라이딩 블록 길이)로 제한하고, 전체 곱셈 수를 512에서 33개로 감소시켰다. 두 번째는 상태 축소로, FFE 출력값을 사전 결정(pre‑decision) 값으로 활용해 trellis의 후보 상태를 제한한다. 이 방법은 ACS 단계에서 필요한 가산기와 비교기 수를 크게 줄이며, 전체 하드웨어 면적과 전력 소모를 감소시킨다.

또한, 병렬 슬라이딩 블록 아키텍처를 도입해 블록 내부의 ACS 연산을 로그‑스케일로 병렬 처리한다. 1‑step MLSE에서는 N개의 심볼에 대해 순차적으로 ACS가 진행돼 지연이 N+2 단위가 되지만, 제안된 다단계 병렬 구조에서는 각 레이어가 ½씩 감소하는 방식으로 진행돼 최종 지연이 log₂(N)+2 단위에 머문다. 실험에서는 N=64(예시)일 때 지연이 34→7 단위로 감소했으며, 이는 실시간 고속 전송에 필수적인 저지연 요구를 충족한다.

성능 측면에서는 112 Gb/s PAM‑4 신호를 2 km SSMF에 전송했을 때, 간소화 MLSE가 FFE‑only 대비 BER을 10⁻⁴ 수준에서 10⁻⁶ 이하로 향상시켰다. 특히, 간소화 1‑step MLSE와 비교해 지연은 크게 줄였지만 BER 저하가 거의 없었으며, 하드웨어 자원(가변 곱셈기, 가산기, 비교기)도 각각 93 %, 37.2 %, 8.4 % 수준으로 절감되었다. 이러한 결과는 고속 데이터센터 환경에서 비용·전력·면적을 동시에 최적화할 수 있는 실용적인 솔루션임을 입증한다.