매트릭스 외적으로 여는 고성능 입자‑격자 시뮬레이션

초록

**
본 논문은 최신 CPU에 탑재된 매트릭스 처리 유닛(MPU)을 활용해 입자‑격자 상호작용의 핵심인 전류 침전 단계​를 재설계한다. 블록‑매트릭스 형태로 침전 연산을 변환하고, MPU와 기존 벡터 처리 유닛(VPU)을 결합한 하이브리드 파이프라인을 도입한다. 또한 O(1) 평균 복잡도의 증분 정렬 기법을 적용해 데이터 지역성을 유지한다. 실험 결과, 3차 침전 방식에서 핵심 커널이 8.7배 가속되고 전체 시뮬레이션은 최대 2.63배 빨라졌다. CPU 이론 피크의 83 %를 활용했으며, 최신 데이터센터 GPU 대비 2.8배 높은 효율을 달성했다.

**

상세 분석

**
MatrixPIC은 입자‑격자 시뮬레이션에서 가장 비용이 많이 드는 전류 침전 연산을 근본적으로 재구성한다. 기존 SIMD 기반 구현은 입자들이 동일한 격자 셀을 동시에 업데이트할 때 원자적(add) 연산에 의존하게 되며, 이는 파이프라인 정체와 메모리 대역폭 포화로 이어진다. 저자들은 이 문제를 “스캐터‑앱드” 패턴을 “블록‑매트릭스 외적” 형태로 변환함으로써 해결한다. 구체적으로, 일정 크기의 입자 블록을 하나의 벡터 a 로, 해당 입자들이 영향을 미치는 격자 셀들의 가중치(Shape function) 값을 또 다른 벡터 b 로 만든 뒤, a⊗b 를 MPU에 전달한다. MPU는 a와 b의 외적을 한 번에 m×n 타일에 누적하므로, 동일 격자에 대한 동시 업데이트가 자연스럽게 합쳐져 원자적 연산이 필요 없어진다. 이는 MPU가 제공하는 높은 FLOP/Byte 비율을 최대한 활용하면서도 메모리 접근 패턴을 연속적으로 만든다.

하이브리드 파이프라인은 두 단계로 나뉜다. 첫 번째 VPU 단계에서는 입자 데이터를 정렬·배치하고, 각 입자 블록에 대한 인덱스와 가중치를 준비한다. 여기서 가벼운 조건 분기와 경계 검사 등 SIMD가 효율적으로 처리할 수 없는 로직을 수행한다. 두 번째 MPU 단계에서는 준비된 벡터들을 외적 연산에 투입해 격자에 누적한다. 두 유닛 간 데이터 이동은 최소화하기 위해 블록‑단위 메모리 레이아웃을 SoA(Structure‑of‑Arrays) 형태로 유지하고, 캐시 친화적인 스트라이드 접근을 설계했다.

데이터 지역성을 보장하기 위한 핵심 기법은 O(1) 평균 복잡도의 증분 정렬이다. 저자들은 “갭이 있는 패킹 메모리 배열”(Gapped Packed‑Memory Array, GPMA)을 도입해 입자 이동에 따라 발생하는 삽입·삭제 연산을 빠르게 수행한다. GPMA는 각 블록에 일정량의 빈 슬롯을 두어 삽입 시 전체 재배열을 피하고, 일정 주기마다 전역 재정렬을 수행해 전체 정렬 상태를 유지한다. 이 방식은 전통적인 radix‑sort나 counting‑sort와 달리 매 타임스텝마다 전체 입자 집합을 재정렬하지 않아도 되므로, 특히 고밀도 플라즈마 시뮬레이션에서 입자 이동이 제한적인 경우(예: CFL 조건) 효율이 크게 향상된다.

성능 평가에서는 최신 LX2 기반 HPC 노드에 구현된 MatrixPIC을 WarpX 코드에 통합해 실험했다. 1차 CIC 스킴에서는 전체 시뮬레이션 시간이 1.19배 개선됐으며, 복잡한 레이저‑웨이크필드 가속(LWFA) 시나리오에서는 2.63배 가속을 기록했다. 특히 3차 QSP 스킴에서는 핵심 침전 커널이 8.7배 가속되고, 기존 최적화된 VPU 구현보다 2배 빠른 성능을 보였다. CPU 피크 성능 대비 83 % 활용률을 달성했으며, 동일 조건의 데이터센터 GPU(CUDA) 구현 대비 2.8배 높은 하드웨어 효율을 기록했다. 이는 매트릭스‑중심 설계가 전통적인 GPU‑중심 최적화보다도 더 큰 잠재력을 가짐을 시사한다.

전반적으로 MatrixPIC은 (1) 알고리즘을 매트릭스 외적에 맞게 재구성, (2) MPU와 VPU의 장점을 결합한 파이프라인 설계, (3) 저오버헤드 증분 정렬을 통한 데이터 지역성 확보라는 세 축을 통해 기존 SIMD 기반 한계를 뛰어넘는다. 이러한 접근은 PIC뿐 아니라 입자‑격자 방식이 적용되는 PM, PME 등 다른 과학 분야에도 확장 가능성이 크다. 향후 연구에서는 다중 MPU를 활용한 스케일‑아웃, 비정형 메모리와의 연계, 그리고 자동 코드 생성 툴을 통한 포팅 비용 감소가 기대된다.

**