초전도 시프트 레지스터에서 랜다우 한계 이하 에너지 소모 실현

초록

본 논문은 두 종류의 원형 시프트 레지스터(균일 JTL 기반 레지스터와 nSQUID를 포함한 비균일 레지스터)를 설계·제작하고, 조셉슨 플럭스(플럭스온) 전파에 따른 에너지 소모를 측정한다. 균일 레지스터에서는 비트 이동당 에너지가 $E_T=k_BT\ln2$ 이하(최대 0.7 ns 지연, 1.4 GHz)임을 확인했으며, 이는 정보 파괴가 없으므로 랜다우 한계와 모순되지 않는다. 비균일 레지스터에서는 최소 16 $E_T$ 정도의 소모가 관측되었으며, 이는 플럭스온이 JTL과 nSQUID 구간 사이에서 겪는 에너지 장벽과 비균일 전파 속도 때문임을 제시한다.

상세 분석

이 연구는 초전도 전자공학에서 가장 근본적인 에너지 효율 한계인 랜다우 한계($E_T=k_BT\ln2$)를 실제 회로 수준에서 검증하려는 시도이다. 랜다우 한계는 정보를 소멸시키는 논리 연산에만 적용되며, 정보가 보존되는 가역 연산에서는 이 한계가 적용되지 않는다. 저자들은 원형 시프트 레지스터라는 가역 연산 구조를 이용해, 플럭스온(조셉슨 비틀림)이라는 양자화된 자기 플럭스를 비트로 사용하고, 이를 순환시키는 과정에서 발생하는 전력 소모를 정밀하게 측정하였다.

균일 레지스터는 256개의 동일한 조셉슨 접합(JJ)과 인덕터가 스트립라인 형태로 배열된 이산형 JTL을 원형으로 연결한 구조이며, 플럭스 펌프를 통해 플럭스온 수를 제어한다. 이 경우 전압‑전류 특성(V‑I 곡선)에서 전압이 플럭스온 수에 비례적으로 증가함을 확인했으며, 전력 $P=I_{bias}V$를 통해 비트당 에너지 $E_{bit}=P\tau_{shift}$를 계산했다. 실험 결과, 플럭스온이 18개일 때 $E_{bit}$가 $0.8E_T$$1.2E_T$ 수준으로, 지연시간이 0.5~0.7 ns, 즉 1.4 GHz 이하의 순환 주파수에서 랜다우 한계 이하의 에너지 소모가 실현되었다. 이는 플럭스온이 회로를 순환하면서도 전압 강하가 최소화되는 ‘준-비손실’ 전송 메커니즘을 의미한다.

비균일 레지스터는 동일한 JTL 구간에 nSQUID(부정 인덕턴스를 갖는 dc‑SQUID) 구간을 삽입한 형태이다. nSQUID는 두 개의 JJ와 상호 연결된 인덕터가 서로 반대 부호의 상호 인덕턴스를 가져, 효과적으로 ‘음의 인덕턴스’를 제공한다. 이 구조는 이중 우물 포텐셜을 형성해, 플럭스온이 nSQUID 구간을 통과할 때 에너지 장벽을 넘는 과정이 필요하게 만든다. 실험에서는 플럭스온 수가 증가함에 따라 전압‑전류 곡선이 비선형적으로 변하고, 유효 저항 $R_{eff}$가 급격히 상승함을 관측했다. 결과적으로 비트당 에너지 소모는 최소 $16E_T$에 달했으며, 이는 플럭스온이 JTL‑nSQUID 경계에서 발생하는 비탄성 충돌과 전송 속도 차이(전파 속도 $v_{JTL}>v_{nSQUID}$)가 주요 원인임을 저자들은 제시한다.

또한, 저자들은 장거리 조셉슨 접합(LJJ)에서의 솔리톤(플럭스온) 동역학을 사인‑고든 방정식으로 모델링하고, 실험 데이터와 비교해 전압‑전류 특성, 전파 속도, 유효 저항을 정량적으로 추출했다. 특히, 플럭스온 속도가 Swihart 속도에 근접할수록 전압이 급격히 상승하고, 이때 전력 소모가 비선형적으로 증가한다는 점을 강조한다.

이 논문의 핵심 기여는 (1) 초전도 원형 시프트 레지스터를 이용해 가역 연산에서 랜다우 한계 이하의 에너지 소모를 실증, (2) nSQUID 기반 비균일 전송 라인의 비선형 전송 특성을 규명, (3) 플럭스온 기반 회로 설계 시 전압‑전류 비선형성, 전송 속도 차이, 에너지 장벽 등을 고려해야 함을 제시한다는 점이다. 향후 양자·초전도 가역 컴퓨팅에서 플럭스온을 클럭 및 데이터 전송 매개체로 활용하려면, nSQUID와 같은 비선형 소자를 최소화하거나, 전송 속도 매칭을 위한 임피던스 엔지니어링이 필요할 것으로 보인다.