손실 없는 스펙트로시간 변환을 이용한 고속 코히어런트 변조 설계

초록

본 논문은 위상 변조기와 색분산 소자를 연속적으로 연결한 스펙트로‑시간 유니터리 변환을 이용해 손실 없이 고대역 코히어런트 변조를 구현하는 방법을 제시한다. 단계 수, 색분산 양, 변조기 대역폭, 심볼 블록 길이 및 전기 구동 전력 등이 신호‑왜곡비(SDR)에 미치는 영향을 정량적으로 분석하고, 30 dB 이상의 SDR을 6단 이하의 구조로 달성할 수 있음을 보인다. 또한 위상·진폭·색분산 오류와 DAC 해상도 제한이 SDR에 미치는 페널티를 평가한다.

상세 분석

이 논문은 기존의 IQ‑MZM 기반 변조가 갖는 근본적인 손실과 대역폭 제한을 극복하기 위해, 위상 변조기(Phase Modulator, PM)와 색분산(Dispersion) 소자를 교대로 배치한 유니터리 변환 구조를 제안한다. 수학적으로는 임의의 유니터리 행렬 U를 대각 위상 행렬 Λₙ과 고정된 전파‑혼합 행렬 H(예: DFT 행렬)의 곱으로 표현할 수 있음을 이용한다(식 2‑4). 여기서 H는 충분히 큰 색분산 β₂L을 가짐으로써 시간 영역에서 푸리에 변환에 해당하는 모드‑믹싱을 수행한다. 따라서 N ≥ M + 1 단계가 있으면 M × M 차원의 모든 유니터리를 구현 가능하다는 ‘universality’ 조건을 만족한다.

실제 파형 합성을 위해서는 각 단계의 위상 프로파일 ϕₙ(t)를 최적화해야 하는데, 저자들은 DSR(Distortion‑to‑Signal Ratio)을 최소화하는 그래디언트 기반 L‑BFGS‑B 알고리즘을 채택한다. DSR은 목표 파형 Ψ_target와 최종 파형 Ψ_N 사이의 평균 제곱 오차로 정의되며, 전방 파형 Fₙ과 후방 파형 Bₙ을 이용해 식 (15)‑(16) 형태의 간단한 그래디언트를 얻는다. 이때 위상 변조기의 구동 전력 Pₙ=⟨ϕₙ²⟩도 동시에 최소화하도록 선형 스칼라화 파라미터 a를 도입해 다목적 최적화를 수행한다.

시뮬레이션 결과는 8배 오버샘플링(1 T = 8 f_s) 조건에서 256심볼 블록을 10번 반복해 평균 SDR을 평가한다. 단계 수 N이 증가할수록, 그리고 각 단계당 색분산 β₂L이 적절히 선택될수록 SDR이 급격히 상승한다. 특히 N = 4~6 단계에서 β₂L≈0.5 T_s²(200 GBd 기준) 정도면 30 dB 이상의 SDR을 달성한다. 이는 기존 IQ‑MZM이 25 dB 정도의 손실을 보이는 상황과 비교해 현저히 우수한 성능이다.

실제 구현 시 고려해야 할 비이상성으로는 위상 오차(Δϕ ≈ 0.1 rad), 진폭 비선형성(±1 %), 색분산 편차(±5 %) 및 DAC 비트 수(8‑10 bit) 등이 있다. 저자들은 각각의 오류를 시뮬레이션에 삽입해 SDR 감소량을 정량화했으며, 위상 오차가 가장 큰 영향을 미치지만 0.05 rad 이하로 제어하면 2 dB 미만의 손실에 그친다. DAC 해상도는 8 bit 이하에서 급격히 SDR이 떨어지므로 최소 9 bit 이상이 권장된다.

전력 측면에서는 구동 전압이 3 Vpp 이하, 평균 위상 전력 0.5 W 이하이면 30 dB SDR을 유지할 수 있다. 이는 기존 MZM 구동에 비해 전력 효율이 2~3배 개선된 결과이다. 또한, 색분산 소자는 실리콘 포토닉스 기반의 파장‑다중화(λ‑DWDM) 구조에 쉽게 통합될 수 있어, 1 THz 대역폭을 목표로 하는 차세대 트랜시버에도 적용 가능함을 시사한다.

전체적으로 이 연구는 스펙트로‑시간 유니터리 변환이 고속 코히어런트 통신에서 손실‑제한을 극복하고, 적은 단계 수와 현실적인 전자·광학 부품 사양으로도 높은 SDR을 구현할 수 있음을 입증한다. 향후 연구는 실시간 FPGA/ASIC 기반 위상 구동기 설계와, 온‑칩 색분산 구현 기술(예: 고밀도 광파장‑다중화)과의 통합을 통해 실제 시스템에 적용하는 방향으로 진행될 것으로 기대된다.