다 더하면 적다: 다항식 추가로 NLSAT 설명 가속

초록

본 논문은 NLSAT에서 단일 셀 구성을 빠르게 수행하기 위해, 기존 다항식 집합에 선형 다항식을 동적으로 추가하는 기법을 제안한다. 선형 다항식은 결과식 연산을 저렴하게 만들고, 셀의 표현을 단순화하지만 셀 수는 늘어난다. 실험 결과, 적절한 휴리스틱과 Boolean 추론과의 상호작용 덕분에 전체 SAT solving 시간이 크게 감소함을 보였다.

상세 분석

NLSAT은 QF‑NRA(비선형 실수 산술) 문제를 DPLL‑CDCL 스타일의 부울 추론과 이론 추론을 교차시켜 해결한다. 이 과정에서 충돌이 발생하면 “설명 백엔드”가 현재 충돌 원인을 일반화하여 학습 절을 생성한다. 기존 구현은 CAD 기반의 단일 셀 구성(level‑wise SCC)을 사용해 샘플 점을 포함하는 연결 셀을 찾고, 그 셀 안에서 모든 다항식이 부호 불변(sign‑invariant)하도록 보장한다. 셀을 구성할 때는 각 차원별로 다항식의 실근을 계산하고, 근 사이의 구간을 선택한다. 그러나 두 다항식의 결과식(resultant) 계산은 차수가 높을수록 비용이 급증한다. 특히 비선형 다항식끼리의 결과식은 고차 다항식이 되기 쉬워 전체 실행 시간을 지배한다.

논문은 이 문제를 해결하기 위해 “선형 다항식 삽입”이라는 전략을 도입한다. 셀 구성 과정에서 현재 차원 j 에 대해, 해당 차원에 등장하는 다항식 중 선형인 것을 찾아 추가한다. 선형 다항식은 결과식이 상수 혹은 1차식이므로 매우 저렴하게 계산될 수 있다. 이렇게 하면 비선형 다항식 사이의 결과식 대신, 선형 다항식과 비선형 다항식 사이의 결과식을 사용하게 되어 연산량이 크게 감소한다. 또한, 선형 다항식은 셀 경계(boundary)를 더 세밀하게 제한하므로, 이후 차원에서 필요한 구분성(delineability)과 차수 불변(order‑invariance) 검증에 필요한 추가 다항식의 수가 줄어든다.

핵심 아이디어는 “셀을 작게 만들수록 전체 셀 수가 늘어나지만, 각 셀을 구성하는 비용이 크게 감소한다”는 점이다. 즉, 셀의 부피는 작아지지만, Boolean 레이어에서 학습 절이 더 강력해져 탐색 공간을 빠르게 차단한다. 논문은 이 접근법이 비정상 종료(non‑termination) 위험을 내포할 수 있음을 지적하고, 특정 상황(예: 다항식이 샘플 점에서 영(0)으로 소거되는 경우)에서는 기존 완전한 방법으로 전환하도록 설계하였다.

다양한 휴리스틱이 제안되는데, 예를 들어 (1) 현재 차원 j 에서 가장 큰 절댓값 계수를 가진 선형 다항식을 선택, (2) 현재 셀 경계와 겹치는 선형 다항식을 우선 삽입, (3) 일정 횟수 이상 선형 다항식을 삽입하면 멈추는 제한을 두는 방식 등이 있다. 실험에서는 SMT‑RAT 구현에 이 기법을 통합해 기존 NLSAT 대비 평균 30 %~45 %의 시간 절감과 메모리 사용량 감소를 확인했다. 특히, 복잡한 비선형 제약이 많은 베엔치마크(예: 전기 회로, 로봇 운동 계획)에서 큰 효과를 보였으며, 셀 수가 증가해도 전체 SAT solving 단계가 줄어들어 전체 파이프라인이 가벼워졌다.

결과적으로, 선형 다항식 삽입은 “많은 셀을 만들지만 각각은 저렴하게 만든다”는 패러다임 전환을 제시한다. 이는 CAD 기반 이론 추론의 전통적인 병목을 완화하고, Boolean 레이어와의 시너지 효과를 극대화한다는 점에서 NLSAT 및 유사 SMT 솔버 설계에 중요한 설계 원칙을 제공한다.