제한 최적화 기반 디코더 스케줄링 CODA: 대규모 QEC 디코더 가상화의 새로운 해법

초록

본 논문은 제한된 디코더 풀을 여러 논리 큐비트에 공유하는 VQD(가상 디코더) 환경에서, 기존 MLS 휴리스틱의 지역적 한계를 극복하고 전역 회로 구조를 고려한 제약 최적화 스케줄러 CODA를 제안한다. CODA는 최장 미디코드 시퀀스 길이를 최소화하며, 19개 벤치마크 회로에서 평균 74 % 감소를 달성하고, 스케줄링 시간은 논리 큐비트 수에 선형적으로 증가한다는 점에서 대규모 FTQC 시스템에 실용적이다.

상세 분석

본 연구는 FTQC(Fault‑Tolerant Quantum Computing) 구현에 있어 가장 심각한 병목 중 하나인 디코더 자원 부족 문제를 체계적으로 조명한다. 물리적 제약(전력, 면적, 메모리 대역폭 등)으로 인해 디코더 수 m이 논리 큐비트 수 n보다 현저히 적은 상황에서, 기존의 VQD(가상 디코더) 아키텍처는 디코더를 시간‑다중화하여 공유하도록 설계되었지만, 실제 스케줄링 정책이 회로 전반의 동적 부하를 충분히 반영하지 못한다는 점이 드러났다. 특히 MLS(Minimize Longest Undecoded Sequence) 휴리스틱은 “가장 긴 백로그를 가진 큐비트에 우선 할당”하는 그리디 방식으로, 전역적인 T‑gate 배치나 향후 발생할 디코딩 요구를 예측하지 못한다. 결과적으로 디코더 사용률이 비균등하게 집중되고, 장기적인 미디코드 시퀀스가 급증해 오류 누적 위험이 커진다.

CODA는 이러한 한계를 극복하기 위해 문제를 제약 최적화(Constraint Programming) 형태로 재정의한다. 핵심 아이디어는 (1) 자원 제약: 동시에 사용할 수 있는 디코더 수 m을 명시적으로 제한하고, (2) 성능 제약: 각 시간 슬라이스에서 허용 가능한 최대 미디코드 시퀀스 길이 G를 변수로 두어 목표 함수를 최소화한다는 점이다. 논문은 원래의 NP‑hard 스케줄링 문제를 일련의 결정 문제(feasibility decision problems) 로 분해하고, 이진 탐색 방식으로 G의 최소 가능한 값을 찾는다.

알고리즘 흐름은 크게 두 단계로 나뉜다. 첫 번째 Constraint Generator는 현재 syndrome buffer와 디코더 풀 상태를 입력으로 받아, 논리 큐비트‑시간 매트릭스 상에서 “디코더 할당 여부”를 0/1 변수로 정의하고, (i) 각 시간 단계에서 할당된 디코더 수 ≤ m, (ii) 각 큐비트별 연속 미디코드 길이 ≤ G 라는 제약식을 생성한다. 두 번째 Optimization Solver는 CP‑솔버(예: IBM CPLEX CP Optimizer, OR‑Tools CP‑Sat 등)를 이용해 위 제약을 만족하는 변수 할당을 탐색한다. 탐색 시간은 사전에 설정한 시간 제한(Time‑Bounded Search) 으로 제한되어, 최악의 경우에도 선형 시간 복잡도에 근접하도록 설계되었다. 또한 Gap‑Incremental Search 전략을 도입해 G 값을 점진적으로 증가시키며 최소 실현 가능한 G를 빠르게 수렴한다.

실험에서는 19개의 대표적인 양자 회로(표준 오류 정정 코드, 벤치마크 알고리즘, 복합 T‑gate 패턴 포함)를 대상으로 CODA와 기존 RR(Round‑Robin), MLS를 동일한 시뮬레이터 환경에서 비교했다. 결과는 다음과 같다.

• 최장 미디코드 시퀀스 길이: CODA가 평균 74 % 감소, 최악의 경우에도 60 % 이상 개선.
• 스케줄링 실행 시간: 논리 큐비트 수 N에 대해 거의 선형 증가(실험적 O(N) 수준), MLS와 비교해 동일하거나 약간 높은 수준이지만, 허용 가능한 마이크로‑초 수준.
• 자원 활용도: 디코더 사용률이 균등하게 분포되어, 특정 디코더에 과부하가 집중되지 않음.

이러한 결과는 CODA가 전역적인 회로 구조와 미래 디코딩 요구를 사전에 고려함으로써, 디코더 가상화 환경에서 발생하는 병목을 근본적으로 해소한다는 점을 입증한다. 또한, 제약 기반 접근법이 “조합 폭발”이라는 이론적 한계를 시간 제한 탐색과 그라디언트 기반 Gap 조정으로 효과적으로 회피함을 보여준다. 논문은 또한 제한된 디코더 풀을 가진 대규모 FTQC 시스템 설계 시, 디코더 수 m을 최소화하면서도 목표 오류율을 만족시키는 디코더‑대‑큐비트 비율 설계 가이드라인을 제시한다.

향후 연구 방향으로는 (1) 동적 자원 재배치(디코더 전원 관리, 온‑칩 재배치)와 연계한 실시간 CODA 확장, (2) 다중 디코더 유형(MWPM, Union‑Find, 머신러닝 기반 디코더) 혼합 스케줄링, (3) 하드웨어‑소프트웨어 공동 최적화를 통한 전체 QEC 파이프라인 지연 최소화 등이 제시된다.