EDAN: 메모리 병렬성 및 지연 민감도 분석을 위한 실행 DAG 도구

초록

EDAN은 프로그램 실행 시 생성된 명령어 트레이스를 기반으로 실행 DAG(데이터 의존성 그래프)를 구축하고, Brent의 레마를 확장한 메모리 비용 모델을 적용해 순차 프로그램의 메모리 지연 민감도와 메모리 수준 병렬성을 정량화한다. QEMU‑TCG 기반 트레이싱으로 사이클‑정밀 시뮬레이터보다 수십 배 빠르게 분석이 가능하며, PolyBench·HPCG·LULESH 등 다양한 HPC 베엔치마크에 적용해 메모리 이슈 슬롯 수와 캐시 구성 변화가 성능에 미치는 영향을 평가한다.

상세 분석

EDAN은 기존의 사이클‑정밀 시뮬레이터(gem5)나 맞춤형 하드웨어에 의존하는 메모리 지연 민감도 측정 방식의 비효율성을 극복하기 위해 설계된 소프트웨어 기반 분석 프레임워크이다. 핵심 아이디어는 실행 시 수집한 RISC‑V 어셈블리 트레이스를 이용해 실행 DAG(eDAG)를 생성함으로써, 실제 명령어 간 데이터 의존성을 정확히 파악하는 것이다. 이때 QEMU의 Tiny Code Generator(TCG) 플러그인을 활용해 사용자 모드에서 트레이싱을 수행하므로, OS 커널이나 하드웨어 에뮬레이션 오버헤드가 최소화되어 gem5 대비 5~10배 정도 빠른 속도를 보인다.

eDAG는 정점이 개별 명령어, 간선이 데이터 의존성을 나타내는 유향 그래프이며, 작업량 T₁(전체 정점 수)과 스팬 T∞(최장 경로 길이)를 통해 이론적 병렬성 한계를 계산한다. 저자들은 Brent의 레마를 메모리 접근 비용에 적용한 새로운 비용 모델을 제안한다. 모델은 메모리 이슈 슬롯 수(pₘ)와 캐시 히트·미스 비율을 파라미터로 삼아, 메모리 접근에 필요한 최소 사이클 수를 상·하한으로 제공한다. 이를 기반으로 두 가지 메트릭, 즉 “메모리 지연 민감도 상한(LowerBoundLatencySensitivity)”과 “하한(LowerBoundLatencyTolerance)”을 정의해 프로그램이 추가 지연에 얼마나 취약한지를 정량화한다.

분석 파이프라인은 크게 세 단계로 나뉜다. ① 트레이싱 단계에서는 GCC‑O3 최적화된 RISC‑V 바이너리를 QEMU‑TCG 플러그인으로 실행해 명령어와 메모리 주소를 기록한다. ② 파싱 단계에서는 파이썬 기반 파서가 트레이스 파일을 읽어 ISA‑특화 로직을 통해 정점 생성과 의존성 연결을 수행한다. 여기서 캐시 모델은 L1·L2 캐시 파라미터를 받아 히트·미스 여부를 판단하고, 명령어 비용 모델은 연산·로드·스토어 등에 서로 다른 사이클 비용을 부여한다. ③ 분석 단계에서는 구축된 eDAG에 대해 토폴로지 정렬을 수행하고, Brent‑확장 모델을 적용해 위에서 정의한 메트릭을 산출한다.

실험에서는 PolyBench의 30여 개 커널, HPCG, LULESH에 EDAN을 적용해 메모리 이슈 슬롯 수를 1~8까지 변화시켰다. 결과는 메모리 병렬성이 높은 커널(예: gemm, syrk)은 슬롯 수가 늘어날수록 스팬 감소가 뚜렷해 지연 민감도가 낮아지는 반면, 메모리 접근이 순차적인 커널(예: sum, durbin)은 슬롯 증가 효과가 제한적임을 보여준다. 또한 캐시 용량을 확대하면 일부 커널에서 히트 비율이 크게 상승해 실제 실행 시간 감소와 모델 예측이 일치함을 확인했다.

EDAN의 장점은 (1) 단일 실행만으로 전체 의존성을 파악해 다양한 하드웨어 시나리오를 빠르게 시뮬레이션할 수 있다는 점, (2) 메모리 수준 병렬성을 시각화·정량화함으로써 알고리즘 설계 단계에서 메모리 친화적 구조를 선택하도록 돕는 점, (3) 오픈소스 RISC‑V 기반이므로 다른 ISA에도 플러그인 교체만으로 확장 가능하다는 점이다. 한계로는 현재 순차 프로그램에만 적용 가능하고, 메모리 접근 순서를 하나만 고려하기 때문에 실제 멀티스레드 환경에서 발생하는 비동기 메모리 충돌이나 캐시 일관성 비용을 반영하지 못한다는 점을 들 수 있다. 향후 연구에서는 멀티스레드 eDAG 확장, 비진실 의존성 제거 알고리즘 고도화, 그리고 실제 네트워크 기반 메모리 디스어그리게이션 지연 모델과의 통합을 목표로 제시한다.