AI 기반 초고속 RF 회로 설계의 게임체인저, 분석적 픽셀 시뮬레이터 MAPES

초록

본 논문은 AI 기반 RFIC 및 마이크로파 회로 설계를 위한 혁신적인 분석적 프레임워크인 MAPES를 제안한다. MAPES는 전체 설계 공간의 전자기적 특성을 단일 다중포트 임피던스 행렬에 담아, 극소수의 전산모사 데이터만으로도 임의의 픽셀 구조 성능을 폐쇄형 공식으로 순간 예측한다. 이를 통해 기존 AI 시뮬레이터의 데이터 과적합 문제를 해결하고, CST 대비 600~2000배의 속도 향상과 다양한 공정에 대한 높은 정확도를 입증한다.

상세 분석

MAPES(Multiport Analytical Pixel Electromagnetic Simulator)의 핵심 혁신은 물리 기반 분석 모델링과 AI 기반 데이터 중심 접근법의 간극을 메꾼 데 있다. 기존 AI 시뮬레이터는 방대한 훈련 데이터(예: 25x25 픽셀 기준 18만 개)를 생성하는 데 막대한 계산 비용이 들고, 데이터가 전체 설계 공간의 극히 일부만을 대표하여 과적합 및 일반화 문제가 발생했다.

MAPES는 이러한 문제를 ‘가상 픽셀’과 ‘대각선 가상 픽셀’ 개념을 도입한 등가 모델로 근본적으로 해결한다. 설계 영역의 각 픽셀 코너에 대각선 가상 픽셀을 배치하고, 인접한 (대각선) 가상 픽셀 사이에 ‘가상 포트’를 삽입한다. 이후 이 가상 포트들 간의 임피던스 행렬(Z_ALL)을 한 번의 전산모사(전체 필요 데이터의 약 1~2%)로 추출한다. 이 Z_ALL 행렬은 수평, 수직, 대각선을 포함한 설계 공간 내 모든 전자기적 결합 특성을 함축한 ‘물리적 지식 베이스’ 역할을 한다.

임의의 금속 픽셀 배치 패턴이 주어지면, MAPES는 이를 가상 포트에 연결되는 부하 임피던스의 연결 상태로 매핑하는 알고리즘을 적용한다. 최종적으로, 다중포트 회로 이론의 폐쇄형 해를 이용해 Z_ALL과 부하 행렬로부터 실제 입출력 포트의 S-파라미터를 순간적으로 계산한다. 이는 매번 전산모사를 수행하는 것이 아니라, 이미 추출된 물리적 모델(Z_ALL)을 기반으로 회로망 방정식을 푸는 것이므로 계산 속도가 극적으로 빠르다.

MAPES의 강점은 세 가지다. 첫째, ‘일반화 보장’이다. 데이터 샘플링 편향에 의존하지 않고, 근본적인 전자기 방정식으로부터 유도된 모델을 사용하므로 훈련되지 않은 완전히 새로운 구조에 대해서도 높은 정확도를 유지한다. 둘째, ‘확장성’이다. 필요한 선행 데이터 크기가 설계 공간 크기에 대해 선형적으로 증가하여, 다층 구조나 더 많은 픽셀을 갖는 대형 설계 공간으로의 확장이 AI 방법론보다 훨씬 용이하다. 셋째, ‘실용성’이다. 상용 전자기 해석기(CST, HFSS)와의 연동이 쉽고, PCB부터 CMOS 공정에 이르기까지 다양한 제조 기술에 적용 가능하다. 이는 MAPES가 단순한 시뮬레이터를 넘어, AI 기반 설계 흐름에 물리 정보를 제공하는 ‘지식 백본’으로 활용될 가능성을 열어준다.