CMOS 호환 알루미늄산화물·하프늄‑지르코늄 복합 장벽으로 구현한 자가 대칭 깨진 조셉슨 다이오드

초록

ALD로 만든 Al₂O₃/Hf₀.₈Zr₀.₂O₂ 복합 터널 장벽을 갖는 TiN/Al₂O₃/Hf₀.₈Zr₀.₂O₂/Nb 조셉슨 터널 접합이 외부 자기장 없이도 비대칭 임계전류를 보이며, 전류 트레이닝으로 비가역성을 제어한다. 이는 간접 터널링에 의한 음의 조셉슨 결합과 자발적 시간역전 대칭 파괴에 기인하며, RCSJ 모델의 이중 최소 포텐셜이 실험적 조셉슨 다이오드 효과를 완전히 설명한다.

상세 분석

본 연구는 CMOS 공정에 친화적인 원자층증착(ALD) 기술을 이용해 TiN 하부 전극, 0.5 nm Al₂O₃와 0.7 nm Hf₀.₈Zr₀.₂O₂를 순차적으로 성장시킨 복합 터널 장벽을 구현하였다. 상부 전극은 스퍼터링으로 증착한 Nb이며, Al₂O₃ 상층은 산화 방지를 위해 삽입되었다. AFM 결과는 TiN 표면이 원자 수준의 평탄함을 보이며, I‑V 특성에서 명확한 영전압 초전류와 언더뎀프된 I_c‑R_N 곡선을 확인함으로써 고품질 JTJ임을 입증한다.

쿼시입자 터널링 스펙트럼(dI/dV vs eV)에서는 네 개의 피크(Δ₁~Δ₄)가 관측되는데, Δ₁=Δ_Nb+Δ_TiN, Δ₃=Δ_Nb‑Δ_TiN는 직접 터널링에 의해 기대되는 피크이며, Δ₂와 Δ₄는 각각 Nb와 TiN의 개별 갭에 대응한다. Δ₂·Δ₄는 두 개의 전자쌍이 동시에 터널링하는 이중 전자 터널링 메커니즘으로 설명되며, 이는 장벽이 핀홀 없이 균일함을 시사한다.

핵심 발견은 임계전류 I_c가 전류 방향에 따라 비대칭을 보이며, 이는 외부 자기장 없이도 조셉슨 다이오드(JD) 효과를 나타낸다는 점이다. 비대칭성은 전류 트레이닝(임계전류의 약 5배에 해당하는 전류를 일정 시간 인가)으로 크게 강화되며, 트레이닝 전류의 부호에 따라 JD의 극성이 전환된다. 트레이닝 후에도 저온(4 K 이하)에서 유지되지만, 10 K 이상으로 가열하면 효과가 사라진다.

이 현상을 설명하기 위해 저자들은 “간접 터널링”을 통한 음의 조셉슨 결합을 제안한다. Hf₀.₈Zr₀.₂O₂는 높은 유전 상수와 얇은 두께에서 강유전성을 가질 가능성이 있어, 전기장에 의해 인터페이스에 고정 전하가 축적되고, 이는 반대 부호의 이동 전하를 포획한다. 결과적으로 장벽 내에 양·음의 로컬 조셉슨 결합이 공존하며, 평균 위상 차에 대한 와시보드 포텐셜이 두 개의 최소값을 갖는 이중 최소 구조를 형성한다. 이 구조는 RCSJ 모델에 적용했을 때 비대칭적인 I_c와 비가역적인 전류-전압 특성을 자연스럽게 재현한다.

시간역전 대칭(TRS)의 자발적 파괴는 외부 자기장이 필요 없으며, 전류 트레이닝에 의해 인터페이스 전하 분포가 재배열되는 과정에서 발생한다. 따라서 JD 효과는 전기적으로 제어 가능한 비자성, 비자극형 디오드로서의 잠재력을 갖는다. 또한, I_c·R_N 값이 Ambegaokar‑Baratoff 이론(≈1 mV)과 일치함을 통해 결합 메커니즘이 전통적인 초전도-초전도 터널링과 본질적으로 동일하되, 부호가 반전된 경로가 추가된 것으로 해석할 수 있다.

이러한 결과는 (1) CMOS 호환 공정으로 고성능 조셉슨 다이오드를 구현한 최초 사례, (2) 전기적 트레이닝을 통한 비가역성 제어 메커니즘, (3) 간접 터널링에 기반한 음의 조셉슨 결합이라는 새로운 물리적 현상 제시라는 세 가지 측면에서 학술적·응용적 의의를 가진다. 향후 비휘발성 초전도 메모리, 양자 회로의 비대칭 요소, 그리고 강유전성 산화물과 초전도체의 인터페이스 물리 연구에 중요한 기반이 될 것으로 기대된다.