8큐빗 실리콘 스핀 양자칩 300mm 파운드리 구현

초록

본 논문은 300 mm CMOS 파운드리 공정으로 제작된 실리콘 MOS 양자점 8개를 선형 배열로 구성하고, 각 점을 단일 전자 스핀 큐비트로 동작시킨다. 네 개의 이중점(두 큐비트) 단위로 튜닝·제어했으며, Ramsey 탈동조 시간 T₂*는 최대 41 µs, Hahn‑echo T₂는 1.31 ms에 달한다. 중앙 네 큐비트는 연쇄식 전하 감지 방식을 이용해 동시에 고충실도 읽어내었고, 인접 큐비트 간에 저위상 잡음의 두 큐비트 CZ 게이트를 시연하였다. 이 결과는 CMOS 기반 실리콘 스핀 큐비트가 8큐빗 규모로 확장 가능함을 입증한다.

상세 분석

이 연구는 실리콘 스핀 큐비트의 확장성을 검증하기 위해 300 mm 파운드리에서 제작된 28Si 기판 위에 8개의 양자점을 구현하였다. 각 양자점은 폴링게이트(P)와 장벽게이트(J)로 구성된 MOS 구조이며, 폴리실리콘 게이트를 사용해 알루미늄 대비 격자 변형을 최소화하였다. 전자 하나씩을 포획해 스핀‑½ 시스템을 만들고, 마이크로파 스트립라인 안테나를 통해 ESR로 X/2 및 Z/2 단일 큐비트 게이트를 수행한다. g‑factor의 미세 차이(Δg≈2×10⁻³) 덕분에 개별 주파수 선택이 가능했으며, 이는 전역 제어와 잡음 억제에 유리하다.

코히런스 측정에서는 Ramsey 실험으로 T₂*가 22 µs41 µs, Hahn‑echo 실험으로 T₂가 0.9 ms1.31 ms에 이르는 값을 얻었다. 이는 기존 학술실험실에서 보고된 값보다 우수하며, 파운드리 공정에서의 저노이즈 산화막과 400 ppm 이하의 ²⁹Si 함량이 크게 기여한 것으로 판단된다.

읽기 방식은 양쪽 끝에 배치된 SET을 이용한 전하 감지와, 중앙 네 큐비트를 위한 연쇄식 전하 전이(cascaded charge‑sensing) 방식을 결합하였다. 중앙 DQD에서 파울리 스핀 차단(PSB) 현상이 발생하면 인접 SET에 전하 이동이 전파되어 신호 대 잡음비가 크게 향상된다. 이 구조는 전체 8큐빗을 동시에 측정하면서도 전하 수를 일정하게 유지하도록 설계되었다.

두 큐비트 게이트는 인접 J‑게이트에 바이어스 펄스를 가해 Heisenberg 교환 상호작용을 제어함으로써 CZ 게이트를 구현하였다. 1 µs 대기 시간 동안 교환 진동을 관찰했으며, 교환 속도는 J‑게이트 전압당 33.69 dec/V의 지수적 증가를 보였다. 교환 파라미터의 비균일성은 양자점의 전자 파동함수 크기와 전하 점유 수에 기인하며, 전자 수를 늘리면 교환이 강화되지만 충전 에너지 감소와 튜닝 복잡도 증가라는 트레이드오프가 존재한다.

전체적으로 이 논문은 CMOS 호환 공정으로 8큐빗 선형 배열을 구현하고, 고품질 코히런스와 동시 읽기·제어를 달성함으로써 실리콘 스핀 큐비트의 대규모 확장 로드맵에 중요한 이정표를 제시한다. 향후 2D 배열, 다중 연결성, 그리고 오류 정정 코드 적용을 위한 더 복잡한 다중 양자점 구조 개발이 기대된다.