핀볼 회로 수준 잡음에 대응하는 표면 코드 디코딩용 저온 프리디코더

초록

핀볼은 22 nm FDSOI 기반 저온 CMOS 설계로, 회로 수준 잡음을 고려한 표면 코드 프리디코더를 구현한다. 기존 SFQ 기반 프리디코더 대비 논리 오류율을 10⁶배 개선하고, 전력·면적 제약 하에서도 실시간 디코딩을 가능하게 한다. 4 K 전력 예산 1.5 W 기준으로 d=21, 2 668 논리 큐비트를 지원한다.

상세 요약

본 논문은 초전도 양자 컴퓨팅에서 가장 큰 병목 중 하나인 실시간 오류 정정 디코더의 전력·대역폭 문제를 저온 CMOS으로 해결하고자 한다. 기존 연구는 주로 SFQ(초전도 단일 플럭스 양자) 로직을 사용했으며, 이는 고속 전송과 낮은 지연을 제공하지만, 공정·공정 변동성, 전력 효율성, 그리고 회로 수준 잡음 모델링의 부재라는 한계를 가지고 있었다. 핀볼은 이러한 한계를 극복하기 위해 4 K에서 동작 가능한 22 nm FD‑SOI 공정을 선택하고, 바디 바이어싱을 활용한 전압·주파수 스케일링을 통해 전력 소모를 0.56 mW 이하로 낮춘다.

핵심 설계 아이디어는 “프리디코딩”이다. 표면 코드 디코더는 매 사이클마다 수천 개의 시너지 데이터를 생성하는데, 대부분은 오류가 없는 ‘스파스’한 패턴이다. 핀볼은 저온 단계에서 간단한 논리 연산(예: 패리티 체크, 로컬 매칭)으로 오류 가능성이 높은 영역을 미리 식별하고, 이를 압축된 형태로 상위 RT 디코더에 전달한다. 이를 위해 저온 회로 수준 잡음 모델을 상세히 구축하였다. 회로 수준 잡음은 게이트 오류, 측정 오류, 그리고 얽힘 게이트 전파에 의한 오류 전파를 포함한다. 핀볼은 이러한 오류 전파 경로를 시뮬레이션 기반으로 파라미터화하고, 프리디코더 로직에 반영함으로써 기존 프리디코더가 놓치던 미세 오류까지 포착한다.

구현 측면에서 핀볼은 4 K에서 동작 가능한 22 nm FD‑SOI 트랜지스터의 저온 특성을 실험적으로 측정하고, 바디 바이어스 전압을 ±2 V까지 적용해 전류·전압 스케일링을 최적화했다. 결과적으로 동일한 연산을 수행하면서도 전력 소모를 22.2배 낮출 수 있었으며, 전체 에너지 효율은 67.4배 향상되었다. 또한, 프리디코더가 전처리한 데이터는 평균 3 780배 압축되어 전송되므로, 시냅스 대역폭 요구사항이 크게 감소한다.

성능 평가에서는 표면 코드 거리 d=21(논리 큐비트 수 ≈ 2 668) 기준으로, 기존 RT 프리디코더 대비 논리 오류율(LER)을 32.58배, 기존 RT 앙상블 디코더 대비 5배 낮추었다. 이는 회로 수준 잡음까지 고려한 정확한 오류 모델링과 저전력 고밀도 CMOS 설계가 결합된 결과이다. 마지막으로, 1.5 W 4 K 전력 예산 하에서 핀볼은 최대 2 668 논리 큐비트를 지원할 수 있음을 시뮬레이션을 통해 입증하였다.

핀이볼의 주요 기여는 (1) 회로 수준 잡음 모델을 통합한 실용적인 프리디코더 설계, (2) 저전력·고밀도 22 nm FD‑SOI 기반 구현, (3) 전압·주파수 스케일링과 바디 바이어싱을 통한 에너지 최적화, (4) 실험적 4 K 트랜지스터 특성에 기반한 설계-공정 공동 최적화이다. 이러한 접근은 향후 대규모 초전도 양자 컴퓨터의 실시간 오류 정정 인프라 구축에 핵심적인 로드맵을 제공한다.