실리콘 기반 조셉슨 접합 전계효과 트랜지스터: 초저온 로직과 양자 기술을 위한 새로운 패러다임

초록

본 리뷰는 실리콘, 갈륨비소, 인듐갈륨비소 기판 위에 초전도 소스·드레인 전극을 결합한 조셉슨 접합 전계효과 트랜지스터(JJFET)의 발전 과정을 정리한다. 초저온에서 위상 일관성을 유지하며 스위칭이 가능한 JJFET는 기존 MOSFET의 한계를 보완하고, 초저전력·고속 cryogenic 로직 및 양자 회로와의 인터페이스를 제공한다. 특히 Si‑Superconductor‑Si 구조의 물리적 메커니즘과 제조 공정, 동작 특성을 상세히 분석한다.

상세 요약

조셉슨 접합 전계효과 트랜지스터(JJFET)는 전통적인 MOSFET과 조셉슨 접합(JJ)의 장점을 융합한 하이브리드 소자이다. 초전도 전극(보통 Nb, Al, TiN 등)과 반도체 채널 사이에 얇은 절연층이나 직접 접합을 형성함으로써, 전자 흐름이 초전도 페어링에 의해 위상 일관성을 유지한다는 점이 핵심이다. 이때 전계 효과는 게이트 전압에 의해 채널의 전자 밀도와 초전도 임계 전류(Ic)를 조절한다는 메커니즘으로 작동한다.

실리콘 기반 JJFET는 특히 Si‑Superconductor‑Si(SSS) 구조가 주목받는다. Si는 기존 CMOS 공정과 완벽히 호환되며, 고품질 초전도 접합을 위해 표면 산화막을 제거한 뒤 원자층 증착(ALD)이나 분자빔 에피택시(MBE)로 초전도 금속을 성장시킨다. 초전도‑실리콘‑초전도 접합은 투과 전류가 얇은 터널 장벽을 통해 흐르면서, 게이트 전압에 따라 전자-홀쌍의 밀도가 변하고, 결과적으로 Ic가 10⁻⁶ A 수준에서 10⁻³ A 수준까지 2~3 orders of magnitude 변한다.

재료 호환성 측면에서 GaAs와 InGaAs는 높은 전자 이동도와 낮은 전자-포논 상호작용을 제공해 고속 스위칭에 유리하지만, 초전도 금속과의 계면 반응이 더 복잡하다. 반면 Si는 열 팽창 계수가 초전도 금속과 근접해 스트레스가 적고, 기존 CMOS 패키징 기술을 그대로 적용할 수 있다.

동작 다이내믹스는 두 가지 시간 스케일로 구분된다. (1) 초전도 페어링이 끊어지는 급격한 전이 시간은 펨토초~피코초 수준이며, 이는 조셉슨 플라즈마 진동에 의해 제한된다. (2) 게이트 전압에 의해 전하 캐리어가 재분포되는 RC 시간 상수는 수십에서 수백 피코초 정도로, 현재 실험에서는 10 GHz 이상 대역의 스위칭이 실현 가능함을 보여준다. 또한, 저온(≤ 4 K)에서 전력 소모는 전압 구동에 의한 전자-포논 결합에 의해 제한되며, 전압을 수백 마이크로볼트 수준으로 낮출 경우 전력 밀도는 10⁻¹⁰ W·µm⁻¹ 이하로 감소한다.

시스템 레벨에서 JJFET는 Cryogenic CMOS와 양자 비트(예: 초전도 트랜스몬) 사이의 인터페이스 소자로 활용될 수 있다. 게이트 전압을 이용해 초전도 전류를 정밀 제어함으로써, 양자 회로의 매개변수(예: 커플링 강도, 비틀링 주파수)를 실시간으로 튜닝할 수 있다. 이는 기존 디지털‑아날로그 변환기(DAC)보다 2~3 orders of magnitude 낮은 지연 시간과 전력 소비를 제공한다.

요약하면, 실리콘 기반 JJFET는 (1) CMOS와의 완벽한 공정 호환성, (2) 초전도‑반도체 계면에서의 높은 Ic 조절 비율, (3) 10 GHz 이상 고속 스위칭, (4) 초저전력 동작이라는 네 가지 핵심 강점을 갖는다. 이러한 특성은 차세대 초저온 로직, 양자 제어, 그리고 하이브리드 양자‑클래식 시스템 구축에 필수적인 빌딩 블록으로 자리매김할 가능성을 시사한다.