핀홀 구조가 만든 초전도 마이크로와이어의 자기장 의존 와류 동역학 및 임계전류

초록

본 연구는 주기적인 대면적 핀홀 배열을 갖는 초전도 마이크로와이어에서 시간‑의존 Ginzburg‑Landau(TDGL) 시뮬레이션과 WSi 실험을 결합해, 외부 자기장과 전류에 따른 와류 상태 변화를 조사하였다. 결과는 임계전류(Ic)가 두 개의 거의 평탄한 구간을 보이며, 핀홀 간격이 좁을수록 Ic가 증가한다는 것을 보여준다. 이러한 현상은 단일‑다중 와류 흐름 전이와 핀홀에 의한 전류 집중 효과를 통해 설명된다.

상세 분석

본 논문은 초전도 마이크로와이어에 규칙적인 직사각형 핀홀 배열을 도입했을 때, 와류 동역학과 임계전류 특성이 어떻게 변하는지를 정량적으로 밝히고 있다. 시뮬레이션은 py‑TDGL 패키지를 이용해 2차원 TDGL 방정식을 유한요소법으로 풀어, 주문 매개변수 ψ(r,t), 초전류 밀도, 정상전류 전위, 그리고 자기벡터 포텐셜을 시간에 따라 추적한다. 주요 물리 파라미터는 런던 침투 깊이 λ≈960 nm, 코히런스 길이 ξ≈13.6 nm, 두께 d=2 nm인 WSi 막을 사용했으며, 핀홀 직경 D=100 nm, 핀홀 간격 Dx=Dy=200 nm(라인‑1) 등 다양한 배열을 모델링하였다.

시뮬레이션 결과는 전류를 서서히 증가시킬 때 세 단계의 전이 과정을 보여준다. 첫 번째는 완전한 Meissner 상태로, ψ의 절댓값이 거의 1에 머물고 위상은 선형 기울기를 가진다. 두 번째는 임계전류 근처에서 핀홀 행을 따라 연속적인 ψ 억제 라인이 형성되며, 이는 와류‑반와류 쌍이 핀홀 주변에서 생성·소멸하면서 전압이 단계적으로 상승하는 현상으로 나타난다. 세 번째는 임계전류를 초과했을 때, 핀홀 주변에 정상상 영역이 퍼져 전압이 크게 상승하고 위상이 혼란스러워지는 저항 상태이다. 특히 외부 자기장이 0 mT와 10 mT일 때 전압‑시간 곡선이 서로 다른 스텝 크기를 보이는 것은, 자기장에 의해 와류가 핀홀에 더 쉽게 포획되고 전류 집중 현상이 강화되기 때문이다.

핀이 없는 경우와 비교했을 때, 핀홀 배열은 두 개의 Ic 평탄 구간을 만든다. 첫 번째 평탄 구간은 Meissner 상태가 핀홀에 의해 더욱 안정화되어 와류 진입이 억제되는 영역이며, 두 번째 평탄 구간은 핀홀에 포획된 다중 플럭스‑양자 와류가 지속적으로 흐르면서도 전체 전류가 비교적 일정하게 유지되는 영역이다. 핀홀 간격을 줄이면(예: Dx=Dy=150 nm) 전류 집중이 감소하고, 와류가 핀홀에 포획되는 확률이 높아져 Ic가 상승한다는 점이 실험적으로도 확인되었다.

이러한 결과는 초전도 단일광자 검출기(SMSPD)의 설계에 직접적인 함의를 가진다. 핀홀을 인위적으로 배열하면 어두운 카운트(다크 카운트)를 억제하고, 자기장에 대한 Ic의 민감도를 낮출 수 있다. 또한, 핀홀 간격을 최적화하면 검출기의 임계 전류를 높여 신호‑대‑노이즈 비를 개선할 수 있다. 따라서 본 연구는 TDGL 기반 시뮬레이션이 복잡한 결함 구조를 가진 초전도 소자의 전기·자기 특성을 예측하고 설계 최적화에 활용될 수 있음을 입증한다.