연속 연산을 위한 행단계 HVDC 인프라

초록

AI 학습 시 발생하는 밀리초 급변 전력 서지를 안정적으로 흡수하고, 전력 품질을 유지하기 위해 ±400 Vdc 전압을 갖는 행단위 HVDC 구조를 제안한다. DRU와 SST가 각각 빠른 에너지 공급과 평균 전력 조절을 담당하며, 전압·전류 파형 계약을 통해 1 % 이내의 정상대역, 2 % 이하의 순간 편차, 3 ms 이내 복구를 보장한다. 스케일링 시 파라미터 재조정 없이 행‑포드‑캠퍼스 전반에 동일한 연속성을 적용할 수 있다.

상세 요약

본 논문은 AI 모델 학습 과정에서 발생하는 초고속 전력 부하 변동을 전력 시스템의 구조적 한계로 규정하고, 이를 물리적 제어 계약(contract) 형태로 해결한다는 점에서 혁신적이다. 제안된 행단위 HVDC 아키텍처는 ±400 Vdc 전압 레벨을 기준으로 하며, 두 가지 핵심 장치인 DRU(디지털 전력 유닛)와 SST(고체 전력 변환기)를 조합한다. DRU는 전압 강하에 따라 droop 제어를 수행해 순간적인 전력 요구를 마이크로초 수준에서 충족시키고, SST는 평균 전력을 제한된 램프율(≤5 kW/s)으로 조정해 전력 흐름의 역전과 고주파 성분이 PCC(전력계통 연결점)로 유출되는 것을 방지한다.

전력 서지 흡수 메커니즘은 세 단계로 구성된다. 첫 번째는 필름 커패시터와 클램프 회로가 서지의 첫 에지(≤1 ms)를 물리적으로 차단하고, 두 번째는 DRU가 droop 제어를 통해 전압을 1 % 이내로 유지하면서 전류를 빠르게 공급한다. 세 번째 단계에서는 SST가 평균 전력 목표값을 따라가며, 전력 수입(dP/dt) 제한을 적용해 전력망에 과도한 변동을 주지 않는다. 이러한 계층적 제어는 “steady‑band 1 %”, “transient deviation ≤2 %”, “recovery ≤3 ms”라는 계약을 수치적으로 입증한다.

스케일링 측면에서 논문은 행‑포드‑홀‑캠퍼스 구조가 동일한 제어 파라미터를 유지하면서도 전력 용량을 선형적으로 확대할 수 있음을 보인다. 이는 각 행이 독립적인 전력 계약을 갖고, 상위 레벨에서는 계약 집합만을 전달받아 전체 시스템이 일관된 연속성을 유지한다는 의미다. 보호 전략도 시간‑계층화되어 있어, 분기 수준에서는 마이크로초 급 차단, 행 수준에서는 밀리초 급 차단, 메가와트 수준에서는 초 단위 차단을 적용한다.

결과적으로, 본 아키텍처는 기존 전력 시스템이 AI 학습 부하의 급변에 대응하지 못하는 문제를 구조적 설계와 계약 기반 제어로 해결한다. 전력 품질 저하 없이 연속적인 연산 환경을 제공함으로써, 데이터센터와 AI 슈퍼컴퓨터의 가용성을 크게 향상시킬 수 있다.