초전도 회로용 경량 오류 정정 인코더 설계 및 평가

초록

본 논문은 초전도 단일 플럭스 양자(SFQ) 로직에서 4‑비트 메시지를 전송할 때 발생할 수 있는 비트 오류를 완화하기 위해 Hamming(7,4), Hamming(8,4), Reed‑Muller(1,3) 세 가지 경량 오류 정정 코드를 SFQ 게이트로 구현하고, 공정 파라미터 변동(PPV) 하에서 회로 수준 시뮬레이션을 수행하였다. 결과는 Hamming(8,4) 인코더가 가장 높은 무오류 전송 확률(92.7 %)을 보이며, 코드 복잡도와 물리적 면적 사이의 트레이드오프를 정량화한다.

상세 분석

이 연구는 초전도 디지털 전자공학, 특히 4.2 K 초저온 환경에서 동작하는 SFQ 로직의 특수성을 고려한 오류 정정 인코더 설계에 초점을 맞춘다. 먼저, 초고속(수십수백 GHz) 스위칭과 10⁻¹⁹ J 수준의 초저전력 특성을 가진 SFQ 회로는 전압 펄스(1 mV, 2 ps)로 논리 1·0을 표현한다. 그러나 플럭스 트래핑, 제조 결함, 공정 파라미터 변동(PPV, ±2030 %) 등으로 인한 비트 오류가 빈번히 발생한다. 기존 연구에서는 (38,32) 선형 블록 코드를 사용했지만, 84개의 XOR 게이트와 135개의 DFF가 필요해 면적·전력 부담이 크다.

본 논문은 경량 코드인 Hamming(7,4), Hamming(8,4) 및 Reed‑Muller(1,3)를 선택하였다. Hamming(7,4)는 최소 거리 dₘᵢₙ=3으로 단일 오류를 교정하고, 전체 패리티 비트를 추가한 Hamming(8,4)는 dₘᵢₙ=4로 2·3비트 오류를 검출하면서 단일 오류 교정 능력을 유지한다. Reed‑Muller(1,3)는 재귀적 구조를 이용해 구현이 간단하고, 특정 2비트 오류 패턴을 교정할 수 있다.

SFQ 회로의 두 가지 고유 제약—모든 논리 게이트가 클럭 신호에 의존하고, 팬‑아웃이 1인 점—을 고려해 설계가 진행되었다. 따라서 XOR·DFF 셀마다 클럭 라인을 배치하고, 신호 경로 균형을 맞추기 위해 DFF를 삽입했으며, 다중 출력이 필요할 경우 스플리터 회로를 추가했다. Hamming(8,4) 인코더는 6개의 XOR, 8개의 DFF, 23개의 스플리터, 8개의 SFQ‑to‑DC 변환기를 사용해 총 278개의 조셉슨 접합(JJ)과 0.177 mm² 면적을 차지한다. Hamming(7,4)와 RM(1,3)은 각각 247·305개의 JJ와 0.158·0.193 mm² 면적을 요구한다.

성능 평가는 JoSIM SPICE 시뮬레이터와 MATLAB을 연계해, 각 회로에 ±20 % PPV를 적용한 1,000번의 Monte‑Carlo 시뮬레이션을 수행하였다. 100번 전송 중 오류가 전혀 발생하지 않을 확률은 인코더 없이 80.0 %였으며, RM(1,3) 86.7 %, Hamming(7,4) 89.8 %, Hamming(8,4) 92.7 %로 향상되었다. 이는 코드 이론상 RM(1,3)가 Hamming(8,4)보다 약간 우수할 수 있음에도, 실제 회로에서는 JJ 수와 스플리터 수가 증가함에 따라 결함 발생 확률이 높아져 성능이 뒤처지는 현상을 보여준다.

결과적으로, 코드 복잡도(비트 검출·교정 능력)와 물리적 구현 비용(JJ 수, 면적, 정적 전력) 사이에 명확한 트레이드오프가 존재한다는 점을 실증하였다. Hamming(8,4)는 가장 높은 무오류 전송 확률을 제공하면서도, 구현 비용이 Hamming(7,4)와 크게 차이나지 않아 실용적인 선택지로 부각된다.