SOGRAND 기반 동적 리스트 디코딩으로 Guesswork는 절반, BLER는 유지

초록

본 논문은 서브옵티멀한 잡음 패턴 순서를 이용하는 GRAND 변형에 대해, Soft‑Output GRAND(SOGRAND)의 오류 확률 추정치를 활용해 동적 리스트 디코딩을 조기에 종료함으로써 BLER 저하 없이 평균 guesswork를 최대 32배까지 감소시킬 수 있음을 보인다. 제안 기법인 SyGRAND는 패리티‑체크 행렬의 시드롬 정보를 이용해 후보 코드워드를 빠르게 찾고, SOGRAND의 신뢰도 추정으로 리스트 크기를 자동 조절한다. 실험 결과 eBCH(256,239), eBCH(32,21), CA‑Polar(128,110) 코드에서 기존 ORBGRAND·ORDEPT·GCD 대비 동일 혹은 더 낮은 BLER와 현저한 guesswork 감소를 확인하였다.

상세 분석

본 연구는 GRAND 계열 디코더가 “가장 가능성 높은” 잡음 패턴을 순차적으로 탐색함으로써 ML 디코딩을 구현한다는 기본 원리를 유지하면서, 코드북 구조를 활용해 탐색 순서를 일부 변형하는 두 가지 기존 접근법(짝수 패리티 제한, 세그먼트 기반 잡음 생성)에서 발생하는 BLER 악화를 해결한다. 핵심 아이디어는 Soft‑Output GRAND(SOGRAND)이 제공하는 “현재 리스트에 정답이 포함되지 않을 확률” ˆP(C∉L|ℓ) 을 실시간으로 계산하고, 이 값이 사전에 정의한 임계값 θ 이하가 되면 리스트 디코딩을 종료하는 것이다. 이렇게 하면 정답 후보가 충분히 신뢰될 때 추가 탐색을 중단해 불필요한 guesswork를 방지한다.

제안된 SyGRAND는 두 단계의 후보 생성 메커니즘을 결합한다. 첫 번째는 기존 GRAND와 동일하게 잡음 패턴 ˜z를 적용해 하드 결정 y_hd와 XOR한 결과 y^(j)를 만든다. 두 번째는 현재 추정된 시드롬 s^(j)=H·y^(j) 가 H의 열 중 하나와 일치하면, 해당 열 인덱스 p에 해당하는 비트를 추가로 뒤집어( y^(j)⊕e_p ) 새로운 후보 코드워드 ˆw를 만든다. 이는 전통적인 시드롬 디코깅을 매 추정마다 수행하는 형태이며, H의 열을 미리 저장해 두면 O(n) 수준의 부울 연산만으로 구현 가능하다. 후보가 기존 리스트에 없을 경우 리스트에 삽입하고, 해당 후보의 사후 확률 P(Y|L) 를 누적해 P_L 을 업데이트한다.

리스트 종료 조건은 다음 두 식을 동시에 만족할 때이다. (i) ˆP(C∉L|ℓ) ≤ θ, (ii) 리스트 크기가 사전 제한 L_max 에 도달. 여기서 ˆP는 식 (8) 에서 정의된 바와 같이 P_noise 와 P_L 을 합산해 전체 확률 질량을 보정한다. θ 를 크게 잡을수록 조기 종료가 빈번해 평균 guesswork가 크게 감소하지만, BLER이 약간 상승할 위험이 있다. 저자는 두 단계 최적화(먼저 L_max 을 최소화해 BLER 기준을 만족하도록, 그 다음 θ 를 최대화해 동일 BLER을 유지)로 최적 파라미터를 찾는다.

성능 평가에서는 ORBGRAND(1‑line 구현)와 ORDEPT, GCD를 기준으로 삼았다. 모든 실험에서 SyGRAND는 동일하거나 더 낮은 BLER을 보였으며, 평균 guesswork는 ORBGRAND 대비 약 -1~‑5 log₂ 비율(즉 2~32배 감소)이다. 특히 고 SNR 영역에서 ORDEPT가 보였던 guesswork 이점이 사라지는 반면, SyGRAND는 전반적으로 일관된 이득을 유지한다. 이는 시드롬 기반 후보 생성이 잡음 패턴 순서와 거의 독립적으로 작동하면서도, SOGRAND의 정확한 확률 추정이 리스트 크기를 상황에 맞게 조절하기 때문이다.

이 논문의 주요 기여는 다음과 같다. 1) SOGRAND의 블록‑레벨 소프트 출력 정보를 리스트 디코딩 종료 기준으로 활용해 서브옵티멀 GRAND의 BLER 손실을 완전히 해소. 2) 시드롬 기반 후보 생성(SyGRAND)으로 기존 코드북 구조 활용 방법보다 더 큰 guesswork 절감 달성. 3) 파라미터 최적화 절차를 제시해 실용적인 구현 가이드 제공. 4) 다양한 코드와 길이에서 실험을 수행해 제안 기법의 일반성을 검증. 향후 연구에서는 다중 비트 플립 후보(반경 > 1) 확대, 비선형 코드 적용, 그리고 ASIC/FPGA 구현 시 연산량과 메모리 요구사항을 정량화하는 작업이 기대된다.