임의 연결 그래프를 가진 양자 장치용 양자 푸리에 변환 및 양자 해싱 구현

초록

본 논문은 연결 제한이 있는 양자 디바이스에서 양자 푸리에 변환(QFT)과 양자 해싱(핑거프린팅) 회로를 효율적으로 구성하는 일반적인 방법을 제시한다. 임의의 연결 그래프에 대해 CNOT 게이트 수를 최소화하도록 설계했으며, 휴리스틱 알고리즘은 O(n⁵) 시간, 정확한 알고리즘은 O(n²2ⁿ) 시간을 요구한다. LNN, “sun”, “two‑joint‑sun” 등 실제 IBMQ 아키텍처와 비교했을 때 CNOT 수는 약 5 % 정도만 증가한다.

상세 분석

이 논문은 양자 회로 설계에서 가장 비용이 큰 두‑큐비트 게이트인 CNOT의 사용을 최소화하는 문제를 그래프 이론과 결합해 새로운 접근법을 제시한다. 먼저 물리적 디바이스의 연결 제약을 무방향 그래프 G(V,E)로 모델링하고, 모든 큐비트를 최소 한 번씩 방문하는 비단순 경로(또는 사이클)를 찾는 문제를 TSP(Traveling Salesman Problem)와 연결한다. 구체적으로, G의 모든 정점 쌍 사이 최단 거리(dist)로 가중치를 부여한 완전 가중 그래프 S를 구성한 뒤, S에서의 최적 TSP 경로 P′를 구한다. 이 경로를 원래 그래프 G에 매핑하면, 각 연속 정점 쌍 사이의 최단 경로들을 연결해 비단순 경로 P=α(P′)를 얻으며, 이는 G에서 모든 정점을 최소 횟수로 방문하는 최단 비단순 경로임을 정리 1·2가 증명한다.

알고리즘 구현 측면에서 저자는 두 가지 버전을 제시한다. 첫 번째는 정확한 해를 구하는 동적 프로그래밍 기반 Bellman‑Held‑Karp 알고리즘을 이용해 O(n²2ⁿ) 시간 복잡도로 최적 TSP 경로를 찾는다. 두 번째는 실용성을 위해 2‑근사 비율을 보장하는 휴리스틱을 설계했으며, 전체 복잡도는 O(n⁵)이다. 이 휴리스틱은 그래프의 스패닝 트리를 기반으로 한 근사 순회를 이용해 TSP 경로를 빠르게 생성하고, 이후 경로를 G에 매핑해 CNOT 게이트 시퀀스를 만든다.

QFT 회로 구성에서는 기존 LNN 전용 설계가 n²/2 + O(n) 수준의 CNOT을 요구하는 반면, 제안된 일반 방법은 그래프 구조에 따라 CNOT 수가 1.5 n² – 1.5 n – 1에서 1.5 n³ – 1.5 n² – 2n 사이에 위치한다. 특히 그래프가 해밀턴 경로를 포함하면 최적에 가까운 1.5 n² – 1.5 n – 1 수준을 달성한다. “sun” 형태(16‑큐비트)와 “two‑joint‑sun”(27‑큐비트) IBM Eagle r3 아키텍처에 적용했을 때 각각 342, 1009개의 CNOT을 사용했으며, 전용 설계와 비교해 약 5 % 정도만 더 많은 CNOT을 사용한다는 점에서 실용성을 입증한다.

양자 해싱(핑거프린팅) 회로는 QFT와 구조가 유사한 균일 제어 회전 연산자를 핵심으로 한다. 논문은 이 연산자를 구현할 때도 동일한 그래프‑TSP 매핑 기법을 적용해 CNOT 비용을 최소화한다. 결과적으로, 그래프가 해밀턴 경로를 가질 경우 CNOT 수는 3 n – 2에 수렴하고, 최악의 경우 1.5 n² + 1.5 n – 2까지 증가한다. 다중 단계(ℓ) 해싱 알고리즘에 대해서는 전체 CNOT 비용이 (3 n – 4)ℓ + 2에서 (1.5 n² + 1.5 n – 4)ℓ + 2 사이가 된다. LNN, “sun”, “two‑joint‑sun” 등 기존 전용 설계와 비교했을 때, 제안 방법은 동일한 CNOT 비용을 유지하면서도 임의 그래프에 대한 일반성을 제공한다.

전반적으로 이 논문은 양자 회로 최적화 문제를 그래프 이론과 TSP 연결을 통해 새로운 시각으로 접근했으며, 이론적 복잡도 분석과 실험적 검증을 모두 제공한다. 특히 현재 상용 IBMQ 디바이스와 같은 복잡한 연결 토폴로지를 가진 양자 컴퓨터에 바로 적용 가능한 프레임워크를 제시함으로써, 향후 양자 알고리즘 구현 시 하드웨어 제약을 고려한 설계에 큰 영향을 미칠 것으로 기대된다.