코발트 나노게이트를 이용한 양자점 전기·자기 제어

초록

본 논문은 완전 고갈 실리콘‑온‑인슐레이터(FDSOI) 나노와이어에 코발트(CO) 나노게이트를 FEOL 공정으로 통합하고, 전기적 게이트 기능과 자성 기능을 동시에 구현함으로써 전자 스핀 큐비트의 EDSR 구동에 필요한 강한 자기구배와 높은 주파수 전압 제어를 가능하게 한 연구이다.

상세 분석

이 연구는 기존의 마이크로자석을 BEOL 혹은 MOL 단계에 배치하는 방식과 달리, 게이트 스택 자체에 코발트 나노게이트를 삽입함으로써 전기·자기 두 가지 역할을 동시에 수행하도록 설계하였다. FEOL 호환성을 확보하기 위해 Cr(2‑3 nm) 얇은 접착층을 코발트 앞에 증착하고, 이후 300 °C 이하의 열처리 공정을 적용하였다. TEM‑EDX 분석 결과, Cr/Co와 Ti/Pd 층 사이에 금속 확산이 거의 없으며, 얇은 SiO₂가 Co와 게이트 산화물 사이의 확산 장벽 역할을 수행함을 확인하였다.

산화 특성은 ARXPS와 XRD를 통해 정량화했으며, 300 °C 이하에서는 Co 표면에 4 nm 미만의 얇은 CoO/Co(OH)₂ 층만 형성되고, 400 °C 이상에서는 CoO와 Co₃O₄가 급격히 성장한다는 점을 밝혀냈다. 이는 코발트의 자기 특성이 열에 민감함을 의미하며, VSM 측정에서 400 °C에서 강자성 코히어런스 필드가 급격히 상승하는 현상이 관찰되었다. 이는 결정립 크기가 15‑20 nm에서 40‑50 nm로 증가하고, hcp에서 fcc 상으로의 전이가 동반되기 때문이다.

전기적 관점에서는 Cr‑Co와 Ti‑Pd 게이트 각각에 대해 MOS 커패시턴스(C‑V) 측정을 수행하였다. 1/C²‑V 분석을 통해 유효 금속 일함수(ϕ_m,eff)와 인터페이스 트랩 밀도(N_eff)를 추출했으며, 두 금속 스택 모두 10¹¹ cm⁻³ 수준의 트랩 밀도를 보였고, 열처리 후에는 감소하였다. 특히 ALD‑Al₂O₃와의 조합에서는 전하 중성 레벨(E_CNL)이 중간 밴드갭 이하에 위치해 전하가 음전하 형태로 인터페이스에 축적, 결과적으로 일함수가 상승하는 현상이 확인되었다.

자기 시뮬레이션에서는 Co 게이트가 하드 축(hard axis) 방향으로 1 T 이상의 외부 자기장을 가했을 때 거의 균일한 자화 상태를 유지한다는 점을 보여준다. 전자 홀로그램 측정은 실제 패턴화된 게이트 주변에 약 30‑50 mT 정도의 자기구배가 형성됨을 시각화했으며, 이는 EDSR 구동에 충분한 Rabi 주파수를 제공할 수 있는 수준이다.

전체적으로 이 연구는 (1) FEOL 단계에서 코발트를 안정적으로 통합하는 공정 흐름, (2) 전기적 특성(게이트 스위칭, 낮은 트랩 밀도)과 자기적 특성(고자화, 강한 구배) 모두를 만족하는 다중 게이트 FDSOI 구조, (3) 마이크로자석 대비 레이아웃 복잡성을 크게 감소시키면서도 스핀 큐비트 제어에 필요한 자기구배를 제공한다는 점에서 큰 의의를 가진다. 향후 대규모 실리콘 스핀 큐비트 어레이에 적용하기 위해서는 열예산을 300 °C 이하로 제한하면서도 Co‑Al₂O₃ 인터페이스 최적화, 그리고 RF 신호 전달을 위한 고주파 설계가 추가로 요구된다.