AVX2와 AVX512 및 ASIMD를 위한 빠른 위치별 인구수 계산

초록

이 논문은 w비트 워드 배열에서 각 비트 위치별 1의 개수를 세는 pospopcnt 연산을 SIMD 기술로 가속화한다. 기존 Klarqvist et al. 방법을 개선해 초기 바이트부터 메모리 한계에 근접하는 속도를 달성했으며, AVX2, AVX‑512, ARM ASIMD 구현을 제공한다. 정렬되지 않은 데이터와 매우 짧은 배열에 대한 처리도 최적화하였다.

상세 분석

본 연구는 위치별 인구수(positional population count, 이하 pospopcnt) 연산을 고성능 SIMD 명령어 집합으로 구현하는 새로운 알고리즘을 제시한다. 핵심 아이디어는 캐리‑세이브 애더(CSA) 네트워크를 이용해 입력 비트를 단계별로 압축하고, 압축된 중간 결과를 비트‑패럴렐 방식으로 누적하는 것이다. 기존 Klarqvist et al. 방식은 대용량 입력(수 KB 이상)에서만 의미 있는 속도 향상을 보였지만, 본 논문은 다음과 같은 세 가지 주요 개선을 통해 작은 입력(4 KiB 이하)에서도 메모리‑바운드 성능에 근접한다.

1. 초기 반복 단계의 CSA 최적화 – Harley‑Seal 알고리즘의 초기 단계에서 복잡한 전통적 CSA 대신 단순화된 3‑입력 전가산기 회로를 사용한다. AVX‑512에서는 vpternlogd 명령어를 활용해 3‑입력 비트 연산을 한 사이클에 수행함으로써 크리티컬 패스 길이를 1로 단축한다.

2. 정렬되지 않은 데이터와 짧은 배열 처리 – 벡터 길이에 맞추어 데이터를 로드할 때 마스크 레지스터(AVX‑512)와 조건부 로드(ASIMD)를 이용해 경계 밖 메모리 접근을 방지한다. 또한, 1 ~ 3 워드 정도의 초소형 입력에 대해서는 스칼라 루프와 SIMD 루프를 동적으로 전환하는 하이브리드 전략을 적용해 오버헤드를 최소화한다.

3. 비트‑패럴렐 누적 및 전치(transpose) 최적화 – 메인 루프에서 생성된 CSA‑합산 비트 벡터를 바로 누적하는 대신, 비트‑레벨 전치를 수행해 각 비트 위치별 누적 버퍼에 연속적으로 더한다. AVX2에서는 vpshufb와 vpermd를 조합해 128‑비트 레인 내부와 레인 간 전치를 효율적으로 구현하고, AVX‑512에서는 넓은 레지스터와 vpternlogd를 이용해 전치 단계의 명령어 수를 크게 줄인다.

알고리즘 구조는 크게 (a) 프리‑프로세싱(정렬·마스크), (b) 메인 루프(CSA 압축·전치·누적), (c) 포스트‑프로세싱(최종 합산) 로 나뉜다. 각 단계는 SIMD 레지스터 사용량을 최소화하면서도 파이프라인 효율을 극대화하도록 설계되었다. 특히 AVX‑512 구현에서는 레지스터 압박을 완화하기 위해 8개의 누적 버퍼를 사용하고, 필요 시 vpermt2d와 같은 2‑차원 전치 명령어를 활용한다.

성능 평가에서는 다양한 입력 크기와 w값(4, 8, 16)을 테스트했으며, AVX‑512 구현이 256‑비트 AVX2 대비 평균 1.6×, ASIMD 구현이 동일 워크로드에서 1.3× 정도의 속도 향상을 보였다. 가장 중요한 결과는 4 KiB 입력에서도 메모리 대역폭 한계(≈30 GB/s) 근처까지 도달했으며, 이는 기존 SIMD 기반 pospopcnt 구현이 64 KiB 이상에서만 달성하던 수준과 크게 차이가 있다.

이 논문은 pospopcnt 연산을 필요로 하는 데이터베이스 그룹‑바이, 바이오인포매틱스(워드 트리, DNA 매칭) 및 디지털 신호 처리 분야에 즉시 적용 가능하며, 다른 SIMD 아키텍처(NEON, SVE, RISC‑V V‑extension)에도 동일한 설계 원칙을 적용할 수 있음을 제시한다.