파라메트릭 양자 회로의 차원 표현력 분석과 자동 설계

초록

본 논문은 변분 양자 시뮬레이션(VQS)에서 사용되는 파라메트릭 양자 회로(PQC)의 차원 표현력을 정량화하고, 중복 파라미터를 식별·제거하는 방법을 제시한다. 이를 통해 회로의 최소화와 물리적 상태공간 도달 가능성을 동시에 검증하며, 하이브리드 양-클래스 알고리즘으로 효율적인 구현을 보여준다.

상세 분석

본 연구는 두 가지 상충되는 목표—표현력과 회로 복잡도—를 동시에 만족시키는 파라메트릭 양자 회로 설계 방법을 제시한다. 핵심 아이디어는 ‘차원 표현력 분석(DEA)’이라는 프레임워크를 도입해, 회로가 생성할 수 있는 상태공간의 차원을 정확히 계산하고, 파라미터 간 선형 종속성을 검사함으로써 불필요한 파라미터를 식별한다는 점이다. 이를 위해 회로를 매개변수 공간 P 에서 양자 상태공간 S 으로 매핑하는 함수 C(θ) 를 정의하고, 각 파라미터에 대한 실수 편미분 야코비안 J_k 를 구성한다. 파라미터 θ_k 가 독립적인지 여부는 J_k 에 새로운 열을 추가했을 때 행렬 S_k = J_k^† J_k 의 랭크가 증가하는지 여부로 판단한다. S_k 의 최소 고유값이 0에 가까우면 해당 파라미터는 다른 파라미터들의 선형 결합으로 표현 가능하므로 중복으로 간주한다. 이 과정은 O(k³)의 복잡도로 수행 가능하며, 파라미터 수 N 이 고정된 경우 전체 행렬 S_N 에 대한 행 사다리꼴 변환을 통해 한 번에 모든 독립 파라미터를 찾을 수 있다.

또한, 물리적 대칭(예: 전역 위상)이나 불필요한 대칭을 제거하기 위해 회로를 확장하고, 확장된 파라미터 φ 를 먼저 검사함으로써 대칭에만 기여하는 파라미터를 식별한다. 이렇게 하면 최종 회로는 물리적으로 의미 있는 자유도만을 보유하게 된다.

실제 구현에서는 S_k 의 원소 ⟨∂_m C|∂_n C⟩ 를 양자 디바이스에서 직접 측정한다. 각 파라미터에 대해 회로 C(θ) 에 추가적인 제어 게이트를 삽입하고, ancilla qubit을 이용해 ⟨init|γ_m^† γ_n|init⟩ 를 추정한다. 실험에서는 IBM Q Ourense와 Vigo 디바이스를 사용해 단일 큐비트 회로에 대한 eigenvalue 분포를 측정했으며, 중복 파라미터 θ₄ 가 정확히 0에 가까운 최소 고유값을 보임으로써 DEA의 실효성을 검증하였다.

마지막으로 물리적 상태공간을 제한함으로써 전체 디바이스 차원에 대한 지수적 파라미터 요구를 회피하고, 모델에 맞는 제한된 서브스페이스(예: 대칭에 의해 제한된 하위공간)에서 최대 표현력을 달성하는 자동 회로 설계 절차를 제시한다. 이는 VQS 루프마다 회로를 동적으로 최적화할 수 있는 기반을 제공한다.