아날로그 NVM 교차바를 위한 DNN 학습 프레임워크

본 논문은 에너지 효율성, 보안·프라이버시 요구가 증가함에 따라 마이크로컨트롤러에 DNN을 배치하려는 최근 추세와, 그에 따른 연산·메모리 제한 문제를 배경으로 한다. 기존의 알고리즘적 최적화(프루닝, 양자화)와 시스템 설계(전용 가속기, 벡터화 명령) 그리고 3D‑Integration·신흥 NVM 기술을 결합한 접근법에도 불구하고, 저전력·고성능을 동시에 만족시키는 아날로그 NVM 교차바 기반 CIM(Computation‑In‑Memory) 아키텍처는 아직 기술적 난관이 존재한다. 특히, (1) 아날로그 잡음·디바이스 변동성, (2) 온도 민감도, (3) 부정 가중치를 표현할 수 없는 구조적 한계가 교차바 면적·전력·설계 복잡도를 급격히 증가시킨다. 부정 가중치를 처리하기 위해서는 양·음 가중치를 별도 열에 매핑하고 전류 차감 회로와 차동 ADC를 추가해야 하며, 이는 교차바 면적을 2배, 전력 소모를 크게 늘린다. 또한, 레이어마다 입력·가중치·출력 동적 범위가 달라 ADC/DAC 설계가 레이어‑별 맞춤형으로 필요해 재사용 가능한 아날로그 매크로 설계가 어려워진다. 이러한 문제를 해결하기 위해 저자들은 두 가지 주요 기여를 제시한다. 첫 번째는 레이어 간 스케일링을 통일하는 하드 제약 기반 학습 프레임워크이다. 학습 과정에서 각 레이어의 입력, 가중치, 바이어스, 출력 값을 전역적인 구간