FPGA와 OpenCL을 활용한 고성능 컴퓨팅

초록

본 논문은 고성능 컴퓨팅(HPC) 워크로드에서 FPGA가 GPU보다 전력 효율이 뛰어나면서도 CPU보다 높은 성능을 제공할 수 있음을 입증한다. 고수준 합성(HLS)과 다양한 최적화 기법을 적용해 스테인셀스(stencil) 연산에 공간 차단과 시간 차단을 결합한 설계를 제시하고, 2D·3D 고차 스테인셀스에서 단일 FPGA가 최고 성능을 달성함을 보인다.

상세 분석

이 연구는 FPGA가 전통적인 CPU·GPU 대비 전력 효율성을 크게 향상시킬 수 있다는 가설을 고수준 합성(HLS) 기반 설계 흐름을 통해 검증한다. 먼저, OpenCL을 사용해 알고리즘을 기술하고, Vivado HLS의 파이프라인, 루프 언롤링, 메모리 인터페이싱, 데이터 흐름 최적화 등 30여 가지 세부 최적화를 적용한다. 특히 스테인셀스 연산에 있어 공간 차단(spatial blocking)과 시간 차단(temporal blocking)을 동시에 구현함으로써 데이터 재사용을 극대화하고 메모리 대역폭 병목을 최소화한다. 기존 FPGA 기반 스테인셀스 가속기는 입력 크기에 제한을 두는 경우가 많았지만, 본 설계는 스트리밍 파이프라인과 동적 파라미터 조정을 통해 입력 크기에 제약을 두지 않는다.

전력 효율성 평가는 동일한 연산량을 수행하는 Xeon CPU, Xeon Phi, 최신 NVIDIA GPU와 비교하여 수행한다. 결과는 FPGA가 동일한 전력 예산 하에서 CPU보다 23배, GPU보다 1.52배 높은 연산 성능을 제공함을 보여준다. 특히 3차원 7점 스테인셀스와 같은 고차 연산에서 FPGA는 메모리 접근 패턴을 맞춤형 파이프라인으로 재구성해 대역폭 요구를 크게 낮추면서도 높은 FLOPS를 유지한다.

핵심 인사이트는 다음과 같다. 첫째, HLS와 OpenCL을 결합하면 설계 생산성을 유지하면서도 하드웨어 수준에서 미세 조정이 가능해 FPGA의 잠재력을 충분히 끌어낼 수 있다. 둘째, 공간·시간 차단을 동시에 적용한 구조는 데이터 재사용을 극대화해 메모리 대역폭 제한을 효과적으로 회피한다. 셋째, 고차 스테인셀스에서도 파라미터화된 블록 크기와 파이프라인 깊이를 동적으로 조정함으로써 성능 저하 없이 다양한 문제 규모에 대응한다. 마지막으로, 전력 소비 측면에서 FPGA는 전통적인 고성능 가속기와 비교해 정적 전력과 동적 전력 모두에서 유리한 특성을 보이며, 데이터 센터와 엣지 컴퓨팅 환경에서 에너지 비용 절감에 기여할 수 있다.