탄력적 비동기 곱셈기 설계와 성능 비교

초록

본 논문은 32/28 nm CMOS 공정에서 4×4 배열 구조를 이용한 약한 표시(weak‑indication) 비동기 곱셈기 14종을 구현하고, 4‑phase RTZ와 RTO 핸드쉐이킹 프로토콜을 적용한 경우의 사이클 타임 및 전력‑사이클‑시간(PCT) 지표를 비교한다. 특히, 편향된 약한 표시 전가산기를 사용한 설계가 두 프로토콜 모두에서 가장 우수한 성능을 보이며, RTO 방식이 전반적으로 더 효율적임을 입증한다.

상세 분석

논문은 비동기 회로 설계에서 가장 중요한 두 가지 속성인 지연 무감도와 탄력성을 동시에 만족시키는 ‘표시(indicating)’ 구조에 초점을 맞춘다. 표시 회로는 데이터와 스페이서(spacer)를 구분하는 4‑phase RTZ(리턴‑투‑제로)와 RTO(리턴‑투‑원) 핸드쉐이킹을 기반으로 하며, 각각 데이터 전송 후 0‑또는 1‑레벨로 복귀하는 과정을 통해 흐름 제어를 수행한다. 이때 C‑element와 다중 입력 OR/AND 게이트를 이용한 완료 검출기가 핵심 역할을 한다.

강한 표시(strong‑indication)와 약한 표시(weak‑indication)의 차이는 입력‑출력 타이밍 관계에 있다. 강한 표시 회로는 모든 입력이 도착해야만 출력이 발생하지만, 약한 표시 회로는 일부 입력만으로도 대부분의 출력이 생성되고 마지막 입력이 들어올 때만 남은 출력이 완성된다. 이러한 특성은 특히 배열형 곱셈기에서 부분곱 생성과 전가산기 체인에 적용될 때, 평균 사이클 타임을 크게 단축시킬 수 있다.

구현 측면에서 저자는 2‑입력 AND 게이트를 강한 표시 방식으로 설계하고, 전가산기는 다섯 가지 다른 설계 방법(강한 표시 3종, 약한 표시 4종)을 적용한다. 각 전가산기는 기존 문헌