아랍어 형태소 분석을 위한 고속 병렬 하드웨어 설계

초록

본 논문은 아랍어 동사 어근 추출을 목표로 한 언어 기반 스테머를 설계하고, 이를 소프트웨어, 비파이프라인 하드웨어, 파이프라인 하드웨어의 세 가지 구현 형태로 구현한다. FPGA 기반 파이프라인 프로세서는 소프트웨어 구현 대비 5571배 이상의 속도 향상을 보였으며, 쿠란 및 수라 알안카부트(29장) 텍스트에 대해 각각 87%와 90.7%의 정확도를 달성하였다.

상세 분석

아랍어는 접두사·접미사·중간삽입(인픽스)까지 포함하는 복잡한 형태소 구조를 가지고 있어 전통적인 문자열 매칭만으로는 어근을 정확히 추출하기 어렵다. 논문은 이러한 특성을 고려해 ‘언어 기반(Linguistic‑Based) 스테머’를 설계했으며, 핵심 알고리즘은 (1) 입력 단어를 문자 배열로 변환, (2) 사전 정의된 7개의 접두사, 9개의 접미사, 5개의 인픽스 후보를 순차·병렬 탐색, (3) 남은 문자열을 3·4자 어근 패턴과 매칭, (4) 매칭 결과를 사전 어근 리스트와 교차 검증하는 4단계 흐름으로 구성한다. 특히 인픽스 탐색 단계에서 비트마스크와 해시 기반 룩업을 활용해 O(1) 시간에 후보를 필터링함으로써 전체 연산 복잡도를 O(N) 수준으로 낮췄다.

하드웨어 구현에서는 알고리즘을 데이터 흐름 그래프 형태로 모델링하고, 각 단계별 연산을 독립적인 파이프라인 스테이지에 매핑했다. 비파이프라인 프로세서는 순차적 FSM 기반으로 설계돼 자원 사용량이 적지만 처리량이 제한적이었다. 반면 파이프라인 프로세서는 7개의 스테이지(입력 파싱, 접두사 탐색, 인픽스 탐색, 접미사 탐색, 어근 매칭, 검증, 출력)로 구성돼, 각 스테이지가 동시에 다른 입력을 처리하도록 설계돼 있다. 이를 위해 FPGA 내부의 BRAM을 어휘 사전·어근 테이블 저장소로 활용하고, DSP 블록을 비트 연산 및 해시 계산에 할당했다. 클럭 주파수는 200 MHz, 파이프라인 깊이는 7단계, 전체 레이턴시는 35 ns 수준이다.

성능 평가에서는 동일한 워크로드(10 만 단어)로 소프트웨어(멀티코어 CPU, 8 스레드), 비파이프라인 하드웨어, 파이프라인 하드웨어를 비교했다. 소프트웨어는 평균 12.3 ms/단어, 비파이프라인은 1.8 ms/단어, 파이프라인은 2.2 µs/단어를 기록해 파이프라인이 5571배 가속을 달성했다. 정확도 측면에서는 기존 LB 스테머(Khoja)와 비교했을 때, 인픽스 처리와 어근 검증 로직을 강화함으로써 쿠란 전체 텍스트에서 87%, 수라 알안카부트(29장)에서는 90.7%의 정확도를 얻었다. 이는 기존 94~96% 수준과 비슷하거나 약간 낮지만, 하드웨어 가속이라는 큰 장점을 고려하면 실용적이다.

또한 논문은 FPGA 자원 활용률을 상세히 보고한다. LUT 45 % 사용, 레지스터 38 % 사용, BRAM 52 % 사용으로, 고성능 Xilinx Virtex‑7 보드에 충분히 구현 가능함을 보여준다. 전력 소비는 7 W 수준으로, 일반 서버 대비 에너지 효율이 크게 향상된다. 마지막으로 설계 자동화 흐름을 제시해, 고수준 언어(Verilog/SystemVerilog)와 HLS 툴을 이용해 알고리즘을 빠르게 하드웨어로 매핑할 수 있음을 강조한다.