가속형 뉴로모픽 코어를 위한 혼합신호 구조화 AdEx 뉴런

초록

**
본 논문은 65 nm CMOS 공정으로 구현된 가속형 BrainScaleS 하드웨어용 다중 구획(멀티‑컴파트먼트) AdEx 뉴런 회로를 제시한다. 기존 LIF 기반 모듈에 지수 스파이크 발생, 적응 메커니즘, 전도성 리셋 및 가변 저항을 통한 구획 간 연결을 추가해, 나트륨·칼슘 스파이크와 NMDA 플래토 포텐셜 등 피라미달 뉴런의 다양한 발화 패턴을 실시간(실제 시간 대비 1000배)으로 재현한다. 회로 구조, 적응·지수 서브회로, 가변 부동 저항 설계 및 실험 결과를 상세히 분석한다.

**

상세 분석

**
이 연구는 뉴로모픽 시스템에서 점 뉴런(Point‑Neuron) 모델이 갖는 한계를 극복하기 위해, 물리적 가속을 전제로 한 아날로그 연속시간 회로 설계에 초점을 맞추었다. 핵심은 Adaptive‑Exponential Integrate‑and‑Fire(AdEx) 모델을 하드웨어에 그대로 옮긴 뒤, 고정식 리셋이 아닌 전도성 리셋(Conductance‑Based Reset)을 도입한 점이다. 전도성 리셋은 리셋 단계에서도 시냅스 입력 전류가 흐를 수 있게 하여, 플래토 포텐셜 동안에도 억제·흥분 신호가 상호작용하도록 만든다. 이는 실제 피라미달 뉴런의 NMDA 플래토와 유사한 장시간 지속 전위 재현에 필수적이다.

회로 레벨에서는 기존 LIF 모듈을 6‑bit 가변 커패시터(C_mem)와 소스‑디게인된 OTA 기반 누설 전도(g_leak)로 구성하고, 적응 서브시스템을 두 부분으로 분리하였다. 첫 번째는 서브스레시홀드 전도 a를 구현하는 OTA(g_a)이며, 두 번째는 적응 전류 w를 적분하는 부동 저항(g_w)과 적응 커패시터(C_w)로 구성된다. 특히 g_w는 16 MΩ에서 600 MΩ까지 조정 가능한 부동 저항으로, PMOS 디바이스를 bulk‑drain 연결 방식으로 동작시켜 초저전류 영역에서 매우 큰 저항을 구현한다. 이 설계는 적응 시간 상수 τ_w = R_w·C_w 를 넓은 범위로 튜닝할 수 있게 해, 가속된 시간 스케일에서도 생리학적 적응 현상을 정확히 모사한다.

지수 전류 서브시스템은 MOS 트랜지스터를 이용해 V_mem을 역전시킨 뒤, 서브스레시홀드 영역에서 지수 전류 I_exp = I_0·exp((V_mem‑V_T)/ΔT) 를 생성한다. 여기서 V_T와 ΔT는 디지털 레지스터로 프로그래밍 가능해, 다양한 스파이크 급상승 특성을 구현한다.

다중 구획 구조는 인접 뉴런 회로 사이에 가변 전도성(g_ic)를 삽입함으로써 구현된다. 전도성 g_ic는 스위치 S_ic 로 제어되며, 이를 통해 두 구획을 전기적으로 연결하거나 분리할 수 있다. 이렇게 구성된 구획은 ‘소마‑덴드라이트’와 같은 구조적 비대칭을 물리적으로 재현하며, 각각의 구획에 Na⁺ 스파이크와 Ca²⁺ 플래토를 독립적으로 할당할 수 있다.

디지털 제어는 40‑bit SRAM과 10‑bit 아날로그 바이어스 메모리를 이용해 전류·전압 파라미터를 개별 뉴런 수준에서 조정한다. 전반적인 설계는 32개의 뉴런·32×32 시냅스 배열을 포함하는 프로토타입 칩에 구현되었으며, 최종 HICANN‑DLS 칩으로 확장될 예정이다. 실험 결과는 1000배 가속된 환경에서 실제 피라미달 뉴런이 보이는 발화 모드(정규 스파이크, 버스팅, Ca²⁺ 스파이크, NMDA 플래토)를 모두 재현함을 보여준다.

이러한 설계는 (1) 전도성 리셋을 통한 플래토 포텐셜 구현, (2) 고가변 저항을 이용한 넓은 적응 시간 상수 범위, (3) 다중 구획 연결을 통한 구조적 비선형성 제공이라는 세 가지 핵심 혁신을 제공한다. 결과적으로 단일 물리적 뉴런이 복합적인 dendritic 연산을 수행할 수 있게 되어, 뉴로모픽 시스템의 계산 효율과 표현 능력을 크게 향상시킨다.

**