가속기 보안을 위한 동적 정보 흐름 추적 복원

초록

이 논문은 이기종 시스템‑온‑칩에서 가속기가 동적 정보 흐름 추적(DIFT)을 우회함으로써 발생하는 보안 취약점을 실증하고, 하드웨어 기반 보완 메커니즘을 제안한다. 제안된 솔루션은 기존 DIFT의 보안 보장을 회복하면서도 면적·성능 오버헤드를 최소화한다.

상세 요약

본 연구는 SoC 수준에서 프로세서와 가속기 간 아키텍처 차이가 기존 보안 메커니즘, 특히 동적 정보 흐름 추적(DIFT)에 어떤 영향을 미치는지를 정밀히 분석한다. DIFT는 메모리 접근과 연산 결과에 라벨을 부착해 민감 데이터의 흐름을 추적함으로써 버퍼 오버플로우, 코드 인젝션 등 소프트웨어 기반 공격을 방어한다. 그러나 가속기는 일반적으로 독립적인 데이터 경로와 전용 연산 유닛을 갖추고 있어, 라벨 전파 로직이 프로세서와 동일하게 적용되지 않는다. 논문은 FPGA 기반 데모를 통해 가속기가 라벨을 무시하거나 잘못 전파함으로써 DIFT의 보안 경계가 무너지는 상황을 재현한다. 구체적으로, 가속기 내부의 메모리 읽기/쓰기 연산이 라벨 정보를 전달하지 않아, 민감 데이터가 비라벨링된 상태로 외부 메모리나 다른 모듈에 전달되는 현상이 관찰된다. 이는 악성 코드가 가속기 연산을 악용해 라벨 검증을 회피하고, 시스템 전반에 악성 데이터를 주입할 수 있음을 의미한다.

이러한 취약점을 해결하기 위해 저자들은 가속기와 프로세서 사이에 라벨 전파를 강제하는 하드웨어 인터페이스를 설계한다. 핵심 아이디어는 라벨 메타데이터를 가속기의 데이터 버스와 동기화하고, 모든 메모리 접근 시 라벨을 자동으로 업데이트하거나 검증하는 전용 라벨 관리 유닛(LMU)을 삽입하는 것이다. LMU는 가속기 내부 연산이 끝날 때마다 결과값에 대응하는 라벨을 생성하고, 이를 메모리 쓰기와 동시에 전송한다. 또한, 가속기 입력 포트에서 라벨이 없는 데이터가 들어올 경우, LMU가 즉시 차단 신호를 발생시켜 비정상적인 흐름을 방지한다.

성능 측면에서 저자들은 라벨 전파 로직을 파이프라인화하고, 라벨 저장소를 작은 SRAM에 매핑함으로써 지연을 최소화한다. 실험 결과, 제안된 하드웨어 보완책은 기존 DIFT와 비교했을 때 평균 57%의 실행 시간 증가와 34%의 면적 증가만을 초래한다. 이는 가속기 활용에 따른 보안 강화와 성능 저하 사이의 균형을 효과적으로 맞춘 것으로 평가된다. 또한, 라벨 검증 로직을 가속기 설계 단계에서 모듈화함으로써, 다양한 종류의 가속기(예: 이미지 처리, 암호화, 머신러닝 가속기)에도 동일한 보안 프레임워크를 적용할 수 있음을 시연한다.

결론적으로, 이 논문은 이기종 SoC 환경에서 가속기가 DIFT를 우회할 수 있는 실질적인 위험을 제시하고, 라벨 관리 전용 하드웨어 모듈을 통해 이러한 위험을 최소화하는 실용적인 방안을 제공한다. 제안된 방법은 향후 가속기 설계 표준에 보안 메타데이터 전파 규칙을 포함시키는 방향으로 확장될 가능성이 크다.