대규모 ACDC 시스템을 위한 그래프 기반 순차 전력 흐름 계산

초록

본 논문은 라인 커뮤티티드 컨버터(LCC) 기반 대규모 AC/DC 혼합 전력망을 그래프 모델로 변환하고, 그래프 파티셔닝을 통해 AC와 DC 네트워크를 분리한 뒤, 각 영역별로 독립적인 슬랙 버스를 설정하여 병렬로 빠른 디커플드 전력 흐름(FDPF)을 수행하는 방법을 제안한다. 노드 기반 병렬 연산(NPC)과 계층적 병렬 연산(HPC)을 결합해 계산 속도를 크게 향상시켰으며, IEEE 300버스, 12,000버스 남캐롤라이나 시스템, 11,119버스 중국 시스템에 대한 실험을 통해 정확도와 효율성을 검증하였다.

상세 분석

이 연구는 전통적인 전력 흐름 계산이 대규모 AC/DC 연계 시스템에서 연산 복잡도와 메모리 요구량 때문에 실시간 적용에 한계가 있다는 문제의식에서 출발한다. 먼저 전체 시스템을 정점(버스)과 간선(전송선·변압기·컨버터)으로 구성된 그래프 모델로 변환하고, 이를 그래프 데이터베이스에 저장함으로써 데이터 접근 속도와 구조적 유연성을 확보한다. 핵심은 AC와 DC 네트워크를 물리적으로 분리하면서도 전력 흐름 연계성을 유지하는 그래프 파티셔닝 알고리즘이다. 파티셔닝 과정에서 컨버터 연결부를 ‘컷 에지’로 정의하고, 각 파티션 내부를 독립적인 영역으로 간주한다. 이렇게 분할된 영역마다 새로운 슬랙 버스를 선택하고, 기존 슬랙 버스와의 전압·각도 조정을 통해 전체 시스템의 전력 균형을 보장한다.

각 영역에 대해서는 빠른 디커플드 전력 흐름(FDPF) 알고리즘을 적용한다. 여기서 도입된 노드 기반 병렬 연산(NPC)은 각 버스의 전압·각도 업데이트를 독립적인 스레드에서 동시에 수행하도록 설계되어, 행렬 연산 단계에서 발생하는 데이터 의존성을 최소화한다. 또한, 계층적 병렬 연산(HPC)은 행렬 분해와 전압 업데이트를 다중 레벨의 병렬 구조로 나누어, CPU 코어 수가 증가함에 따라 선형에 가까운 스케일링을 가능하게 한다. 이러한 두 단계의 병렬화는 기존 순차 FDPF에 비해 계산 시간을 10배 이상 단축시키는 결과를 보여준다.

실험에서는 IEEE 300버스 시스템을 기준으로 정확도 검증을 수행했으며, 대규모 실제 전력망(남캐롤라이나 12,000버스, 중국 11,119버스)에서 그래프 파티셔닝과 병렬 FDPF를 적용한 경우, 전체 전력 흐름 수렴 시간은 수 초 수준으로 감소했다. 특히, 파티션 수가 증가할수록 각 파티션의 규모가 작아져 메모리 사용량이 크게 줄어들고, GPU·CPU 혼합 환경에서도 효율적인 작업 분배가 가능함을 확인하였다.

하지만 몇 가지 한계점도 존재한다. 그래프 파티셔닝 과정에서 최적의 컷 에지를 찾는 데 추가적인 전처리 시간이 소요되며, 파티션 간 전력 교환이 빈번한 경우 슬랙 버스 재조정 비용이 증가한다. 또한, NPC와 HPC의 효율성은 하드웨어 스레드 수와 메모리 대역폭에 크게 의존하므로, 저성능 환경에서는 기대 이하의 가속 효과를 보일 수 있다. 향후 연구에서는 동적 파티셔닝 및 적응형 슬랙 버스 선택 알고리즘을 도입해 이러한 문제를 보완하고, GPU 전용 커널 최적화를 통해 더욱 높은 스케일링을 목표로 한다.