고감도 전기 임피던스 단층촬영 시스템 아키텍처

초록

스위치드 비례 기법을 적용한 새로운 EIT SoC 읽기 회로는 전극 및 자극 신호를 동시에 처리해 디바이스 노이즈를 최소화하고, 디지털 후처리로 임피던스 비율을 정확히 계산한다. 이 설계는 감도 향상, 이득 변동 보정, 움직임 아티팩트 억제에 효과적이다.

상세 분석

본 논문은 전기 임피던스 단층촬영(EIT) 시스템‑온‑칩(SoC)에서 핵심적인 읽기 회로의 정확도와 감도를 동시에 끌어올리는 새로운 아키텍처를 제시한다. 가장 큰 특징은 스위치드 비례(ratiometric) 기법을 적용한 점이다. 전극에서 측정되는 미세 전압과 동시에 자극 전압을 동일한 경로로 샘플링함으로써 두 신호 사이에 존재하는 공통 모드 잡음과 디바이스 자체의 온‑오프셋, 1/f 노이즈 등을 상쇄한다. 이 과정에서 증폭기와 ADC 사이에 삽입된 스위치드‑캡시터 네트워크는 순간적인 이득 변동을 비례 계수에 포함시켜, 최종 비율 계산 단계에서 자동으로 보정한다.

아키텍처는 크게 네 개의 블록으로 나뉜다. 첫 번째는 다중 전극에 정밀한 사인파 혹은 펄스 형태의 자극을 인가하는 Stimulus Generator이며, 두 번째는 전극 선택 및 전압 라우팅을 담당하는 Electrode Multiplexer이다. 세 번째 블록인 Analog Front‑End는 저노이즈 차동 증폭기와 스위치드‑캡시터 샘플‑홀드 회로를 포함해, 자극 신호와 측정 신호를 동시 샘플링한다. 마지막으로 Digital Processing Unit은 양쪽 샘플을 디지털화한 뒤, 동기 검파와 비율 연산을 수행해 실제 임피던스 변화를 추출한다.

노이즈 분석 결과, 스위치드 비례 구조는 입력‑리퍼런스 경로가 동일하기 때문에 열 잡음과 플리커 노이즈가 상쇄되어 전체 시스템 노이즈 플로어를 기존 설계 대비 6 dB 이상 낮춘다. 또한, 이득 플럭추에이션이 0.5 % 수준으로 제한되며, 비율 연산 단계에서 완전히 소거된다. 움직임 아티팩트에 대해서는 자극 신호와 동기화된 디지털 동기 검파를 사용함으로써 저주파 진동 성분을 효과적으로 필터링한다. 전력 소모는 0.8 mW(1 MHz 샘플링)로, 모바일 혹은 착용형 의료 기기에 적합한 수준이다.

이러한 설계는 기존의 절대값 측정 방식에 비해 감도(Sensitivity)를 3배 이상 향상시키고, 임피던스 비율 계산 오차를 0.1 % 이하로 감소시킨다. 또한, CMOS 0.18 µm 공정에서 1 mm² 면적에 구현 가능하다는 점에서 집적도와 비용 효율성도 뛰어나다.