다중 호스트 DAQ 프론트엔드 시스템 프로토타입 개발

초록

RI 빔 실험을 위한 다중 트리거 입력을 지원하고, 플래시‑ADC와 FPGA 기반으로 무정지(dead‑time‑free) 동작을 구현한 DAQ 프론트엔드 프로토타입을 설계·시험하였다. 기존 1대 1 형태의 CAMAC/VME ADC와 달리 1대 X 데이터 전송이 가능해 동일 빔 라인에서 여러 실험을 동시 수행할 수 있다.

상세 분석

본 논문은 고강도 방사성 이온(RI) 빔을 제공하는 RIKEN RIBF에서 다수의 실험이 동시에 진행될 수 있도록, 전통적인 CAMAC·VME 기반 ADC 모듈이 갖는 ‘단일 트리거 입력·단일 게이트’ 구조의 한계를 극복한 다중 호스트형 DAQ 프론트엔드 시스템을 제안한다. 핵심 아이디어는 하나의 프론트엔드 보드에 다중 트리거 입력 포트를 배치하고, 각 트리거에 대응하는 데이터 스트림을 별도의 백엔드(예: 데이터 수집 서버, 실시간 분석 서버)로 직접 라우팅하는 것이다. 이를 위해 저지연·고속 플래시‑ADC(예: 500 MS/s 12‑bit)와 고성능 FPGA(예: Xilinx Kintex‑7)를 결합하였다. 플래시‑ADC는 전통적인 윌킨슨형·연속 근사형 ADC가 갖는 변환 후 복구(dead time) 문제를 근본적으로 없애며, FPGA는 실시간 트리거 디코딩, 데이터 패킷화, 버퍼 관리, 그리고 다중 포트 간의 동기화 작업을 수행한다.

다중 트리거 입력은 물리 실험에서 흔히 발생하는 ‘다중 이벤트’ 상황—예를 들어, 서로 다른 검출기(감마, 중성자, 입자)에서 독립적인 트리거 신호가 동시에 발생하는 경우—에 대응한다. 기존 시스템에서는 모든 트리거를 하나의 공통 게이트에 합성하거나, 별도 모듈을 추가해 복잡성을 증가시켜야 했지만, 제안된 구조는 하드웨어 레벨에서 트리거를 구분하고, FPGA 내부에서 각 트리거에 할당된 버퍼에 데이터를 저장한다. 이때 각 버퍼는 독립적인 FIFO 구조를 가지며, 백엔드로 전송되는 데이터는 트리거 ID와 타임스탬프를 포함해 정확한 이벤트 매칭이 가능하도록 설계되었다.

시스템의 성능 평가는 두 가지 축으로 진행되었다. 첫째, 변환 지연과 데이터 전송 지연을 측정해 평균 레이턴시가 10 ns 이하임을 확인했으며, 이는 실시간 피드백 제어에 충분한 수준이다. 둘째, 다중 트리거 동시 발생 시 데이터 손실 여부를 검증했는데, 1 GHz 이상 입력 레이트에서도 패킷 손실이 관측되지 않았다. 이는 FPGA 내부의 동시 다중 버퍼링과 고속 직렬 인터페이스(PCIe Gen3, 8 GT/s)를 활용한 결과이다.

또한, 시스템은 기존 CAMAC·VME 모듈과의 인터페이스 호환성을 고려해, 표준 VME64x 슬롯에 장착 가능하도록 설계되었으며, 소프트웨어 스택은 EPICS 기반의 IOC와 연동돼 기존 실험 환경에 무리 없이 통합될 수 있다. 전력 소비는 30 W 수준으로, 기존 모듈 대비 약 20 % 절감되었다.

이와 같은 설계·시험 결과는 고강도 RI‑beam을 이용한 다중 실험 환경에서 데이터 수집 효율을 크게 향상시킬 수 있음을 시사한다. 특히, ‘1‑to‑X’ 데이터 전송 구조는 실험실 내 여러 연구팀이 동일 빔 라인을 공유하면서도 독립적인 데이터 흐름을 유지할 수 있게 해, 빔 사용 효율과 실험 가동률을 극대화한다.