FPGA 기반 ITER 플라즈마 전류와 형상 제어 모델 예측 제어 가속화

초록

본 논문은 ITER 플라즈마의 전류와 형상 제어에 사용되는 모델 예측 제어(MPC)에서 핵심 역할을 하는 이차계획법(QP) 솔버를 Xilinx FPGA에 고수준 합성(HLS) 기법으로 구현한 방법을 제시한다. 이 솔버는 듀얼 빠른 그래디언트 방법(dFGM)을 기반으로 하며, 반복 루프 내 행렬‑벡터 연산을 병렬화함으로써 기존 멀티코어 CPU 대비 실시간 성능을 크게 향상시킨다. 구현 과정에서 파이프라인, 루프 언롤링, 고정소수점 변환 등 FPGA 특화 최적화 기법을 적용했으며, 실험 결과 10배 이상 속도 개선을 달성하였다.

상세 분석

본 연구는 ITER와 같은 초고에너지 핵융합 장치에서 플라즈마 전류와 형상을 정밀하게 제어하기 위해 모델 예측 제어(MPC)를 적용하고, 그 핵심인 이차계획법(QP) 솔버를 FPGA에 구현함으로써 실시간 제어 요구사항을 만족시키는 방안을 모색한다. 선택된 듀얼 빠른 그래디언트 방법(dFGM)은 라그랑주 이중 문제를 풀어 원시 변수 대신 라그랑주 승수를 업데이트하는 구조로, 매 반복마다 행렬‑벡터 곱셈과 간단한 투영 연산만을 수행한다. 이러한 연산은 데이터 의존성이 낮아 고도로 병렬화가 가능하지만, 반복 횟수가 수십 회에 불과해 전통적인 멀티코어 CPU에서는 스레드 스케줄링 오버헤드가 지배적이다. FPGA는 하드웨어 수준에서 파이프라인과 병렬 연산 유닛을 직접 배치할 수 있기 때문에, dFGM의 구조적 특성을 그대로 살릴 수 있다.

구현 단계에서는 먼저 C++ 기반의 고수준 합성(HLS) 코드를 작성하고, 루프 언롤링을 통해 반복 내부의 행렬‑벡터 연산을 완전 파이프라인화하였다. 또한, 메모리 접근을 최소화하기 위해 BRAM을 활용한 블록 구조를 설계하고, 데이터 흐름을 스트리밍 방식으로 전환하였다. 고정소수점(Fixed‑point) 표현을 도입함으로써 부동소수점 연산에 비해 논리 자원을 크게 절감하고, 연산 지연을 최소화하였다. 이 과정에서 수치 안정성을 보장하기 위해 스케일링 및 오버플로우 방지 기법을 적용하였다.

성능 평가에서는 동일한 QP 문제를 CPU 기반 소프트웨어 솔버와 비교했으며, FPGA 구현은 최대 12배의 실행 시간 감소와 80% 이하의 전력 소모 감소를 기록하였다. 또한, 설계된 하드웨어는 100 kHz 이상의 샘플링 주기를 지원하여 ITER 실시간 제어 루프에 직접 적용 가능함을 입증하였다. 이러한 결과는 고속, 저전력, 그리고 높은 결정성을 요구하는 핵융합 플라즈마 제어 시스템에 FPGA 기반 가속기가 매우 유망한 후보임을 시사한다.