메모리소자를 적용한 전류거울의 잡음 특성 분석

본 논문은 CMOS 기반 캐스코드 전류거울에 멤리스터를 삽입한 회로와 전통적인 전류거울을 비교하여 잡음 특성을 분석한다. 서론에서는 전류거울이 아날로그 회로와 집적 회로에서 전류 복제에 핵심적인 역할을 하며, 기존의 Wilson·Cascode 구조가 잡음 면에서 어느 정도의 이점을 제공한다는 선행 연구를 소개한다. 특히, 채널 길이가 1.6 µm 이하일 때 Wilson 전류거울이 잡음에 더 강인하다는 점을 언급한다. 멤리스터는 전류에 따라 산화물 층의 도펀트 농도가 변하고, 전류가 사라져도 저항 상태가 유지되는 비휘발성 소자로, 최근 뉴로모픽 및 비휘발성 메모리 분야에서 주목받고 있다. 논문은 멤리스터를 모델링할 때 메타스테이블 스위치 기반의 병렬 채널 모델을 채택한다. 여기서 전체 전도도 G 는 ON·오프 저항 R_ON, R_OFF 와 ON 상태 채널 수 X 에 의해 결정되며, X 는 상태 변수 w(t) 와 연관된다. 상태 변수는 전류에 비례하는 도핑 이동 속도 µ_D 와 전압에 의해 변화하며, 창 함수 F(x) 를 통해 0~1 범위를 유지한다. 소형 신호 모델에서는 멤리스터를 기존 회로의 입력·출력 저항에 직렬 저항으로 추가한다. 따라서 입력 임피던스 r_in = 1/g_m1 + R_mem1, 출력 임피던스 r_out = 1/r_o2 + R_mem2 이 된다. 이와 같은 모델링은 회로의 전압 이득과 전류 복제 정확도에 직접적인 영향을 미친다. 시뮬레이션 환경은 BSIM 3.1 MOSFET 모델(채널 길이 180 nm)과 Knowm 사의 멤리스터 SPICE 모델(R_ON = 500 Ω, R_OFF = 1500 Ω, V_th = 0.27 V)을 사용한다. AC 분석에서는 LTspice의 .noise 명령이 멤리스터 잡음을 반영하지 못하므로, 푸리에 변환을 통한 총 고조파 왜곡(THD) 값을 측정 지표로 채택하였다. 주파수는 1 Hz에서 10 GHz까지 로그 스텝(100배)으로 변동시켰으며, 각 주파수마다 동일한 샘플링 포인트와 시뮬레이션 기간을 유지해 비교 오차를 최소화하였다. 결과는 다음과 같다. 첫째, 멤리스터가 없는 기본 전류거울은 전체 주파수 대역에서 THD가 거의 일정하게 유지되다가 0.1 GHz에서 급격히 감소한다. 이는 주 트랜지스터의 잡음 감소가 원인이다. 반면, 멤리스터가 포함된 회로는 고주파(≥100 MHz)에서 THD가 현저히 낮아져, 10 GHz에서는 0.000122 %까지 감소한다. 이는 멤리스터의 비선형 저항 특성이 고주파 전압 변동을 억제하고, 트랜지스터 자체의 열·샷 노이즈에 대한 영향을 감소시키기 때문이다. 둘째, 채널 길이 변동에 따른 THD 변화는 두 회로 모두 매우 작으며, 멤리스터 회로에서는 10⁻⁶ 수준, 기본 회로에서는 10⁻⁵ 수준으로 차이가 난다. 이는 멤리스터가 회로의 민감도를 낮추어 제조 공정 변동에 대한 내성을 향상시킨다. 셋째, DC 분석에서는 트랜지스터 M2(출력 측)와 M1(입력 측)의 채널 길이를 nm 단위로 변화시켰을 때 전류 차이가 발생한다. 전압원 3 V, 5 V, 8 V에 대해 각각 nm당 74.9 µA, 146 µA, 229 µA 정도의 전류 변화가 관찰되었으며, 멤리스터가 없는 기본 회로에서는 86 µA/nm 정도로 더 큰 민감도를 보였다. 넷째, 멤리스터 저항을 10 % 변동시켰을 때 전류는 저항 증가에 비례해 감소했으며, 전압원 3 V에서는 Ω당 13 µA, 5 V에서는 1.14 µA, 8 V에서는 2.67 µA 정도의 차이가 발생했다. 이는 멤리스터 저항 변동이 전류 복제 정확도에 미치는 영향을 정량화한 결과이다. 논의에서는 멤리스터가 고주파에서 잡음을 크게 감소시키는 장점과, 채널 길이 변동에 대한 민감도가 낮아 제조 공정 변동에 강인함을 강조한다. 그러나 멤리스터 모델이 실제 잡음 메커니즘을 반영하지 않으며, 메모리 효과를 활용하지 않은 점이 한계로 지적된다. 또한, 멤리스터의 임계 전압 근처에서 동작할 경우 추가적인 이점이 있을 수 있으나 본 연구에서는 다루지 않았다. 결론에서는 멤리스터를 이용한 전류거울이 고주파 저노이즈와 채널 길이 변동에 대한 내성을 제공함을 확인했으며, 면적 절감 효과도 기대할 수 있음을 언급한다. 향후 연구에서는 실제 디바이스 기반 모델링, 멤리스터 상태 변화를 이용한 동적 전류 제어, 그리고 Wilson·Cascode 등 다른 전류거울 구조와의 비교를 통해 설계 최적화를 진행할 필요가 있음을 제안한다.