대용량 MIMO 업링크를 위한 잔차 기반 검출 및 통합 하드웨어 아키텍처

본 논문은 대용량 MIMO( Massive MIMO) 업링크에서 선형 MMSE 검출이 직면하는 행렬 역연산의 고복잡도 문제를 해결하고자, 잔차 최소화에 초점을 맞춘 새로운 검출 프레임워크인 Residual‑Based Detection(RBD)을 제안한다. RBD는 기존의 ‘정확한 해에 근접’하는 접근법과 달리, 매 반복마다 현재 추정값과 실제 관측값 사이의 잔차 벡터 r = y – A·s의 노름을 직접 최소화한다. 이를 위해 세 가지 Krylov 서브스페이스 기반 알고리즘을 도입한다. 1. **Minimal Residual (MINRES)** - SPD 행렬 A에 대해 rₖ와 A·rₖ 사이의 직교성을 이용해 스칼라 αₖ를 계산하고, sₖ₊₁ = sₖ + αₖ rₖ 로 업데이트한다. 수식 (8)~(12)에서 각 반복마다 잔차 노름이 기하급수적으로 감소함을 증명한다. MINRES는 구현이 간단하고 메모리 요구량이 적지만, 수렴 속도가 다른 두 알고리즘에 비해 다소 느리다. 2. **Generalized Minimal Residual (GMRES)** - 비대칭 시스템을 위한 일반화된 최소 잔차 방법으로, Arnoldi 과정으로 Krylov 부분공간을 구축하고 Givens 회전을 이용해 최소화 문제를 푼다. 식 (13)~(20)에서 수렴 조건과 잔차 감소 비율을 제시한다. GMRES는 높은 수렴 속도를 보이지만, Arnoldi 과정에서 발생하는 직교화와 Givens 회전 연산이 복잡도와 메모리 요구를 크게 증가시킨다. 3. **Conjugate Residual (CR)** - MMSE 검출에 특화된 SPD 특성을 활용해 GMRES를 변형한 알고리즘이다. 매 반복마다 탐색 방향 pₖ와 보조 벡터 eₖ를 업데이트하고, αₖ, βₖ를 통해 잔차와 탐색 방향을 동시에 정규화한다. 식 (21)~(25)에서 잔차가 매 단계 감소함을 보이며, GMRES 대비 제곱근 연산과 행렬 역연산을 회피해 연산량을 크게 절감한다. CR는 GMRES와 동일한 BER 성능을 유지하면서 구현 복잡도가 현저히 낮다. **시뮬레이션 및 성능 평가** - 64‑QAM, i.i.d. 레일리 채널을 기본으로 하며, 무상관, 사용자 상관, BS 상관, 완전 상관 네 가지 채널 모델을 고려한다. - 안테나 구성은 N×M = 128×8, 128×16, 128×60 등 다양한 경우를 테스트한다. 반복 횟수 k=2,3,4에 대해 BER 곡선을 제시한다. - 결과는 CR과 GMRES가 k=4일 때 Cholesky 기반 정확한 MMSE와 0.28 dB·0.13 dB 차이만을 보이며, MINRES는 약 2 dB 정도 성능 저하가 있다. 반복 횟수가 증가할수록 모든 알고리즘이 성능을 크게 향상한다. - 복잡도 측면에서는 복소수 곱셈 수 기준으로 CR이 128×60 경우 전통적인 행렬 역연산 대비 87 % 감소, MINRES와 GMRES도 각각 70 %·55 % 정도 절감한다. **통합 하드웨어 설계** - 두 개의 공통 모듈(Iterative Module, Efficient Module)을 정의하고, 이를 재배치하여 MINRES, CR, GMRES를 모두 구현할 수 있는 파이프라인 구조를 제안한다. - 핵심 연산인 행렬‑벡터 곱, 내적, 스칼라 업데이트를 공유 메모리와 SIMD 유닛으로 처리해 데이터 흐름을 최소화하고 파이프라인 스테이징을 통해 지연을 감소시킨다. - FPGA/ASIC 구현을 목표로 고정소수점 양자화 실험을 수행했으며, 0.1 dB 이하의 성능 손실과 전력·면적 효율성 향상을 확인했다. **결론 및 향후 과제** RBD 프레임워크는 잔차 최소화를 직접 목표로 함으로써, 대규모 MIMO 시스템에서 높은 BER 성능과 낮은 연산 복잡도를 동시에 달성한다. 특히 CR 알고리즘은 GMRES의 복잡한 단계들을 제거하면서도 동일한 수렴 특성을 유지해 실시간 베이스스테이션 구현에 적합하다. 다만 현재는 고정된 반복 횟수에 기반한 평가이며, 동적 수렴 기준, 채널 추정 오차, 하드웨어 비정밀 연산에 대한 견고성 분석이 부족하다. 향후 연구에서는 적응형 프리컨디셔닝, 다중 사용자 스케줄링과 결합한 시스템 수준 최적화, 그리고 실제 하드웨어 프로토타입을 통한 실험 검증이 필요하다.